特許

J-GLOBAL ID：200903098498026040

半導体記憶装置

発明者： 野田 英行
出願人/特許権者： 三菱電機株式会社
代理人 (1件)： 深見 久郎 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-181194
公開番号（公開出願番号）：特開2001-014852
出願日： 1999年06月28日
公開日（公表日）： 2001年01月19日
要約：

【要約】【課題】 I/O分離構成を有する直接センス方式のDRAMにおいて、データ書込時に読出コラム選択ゲートがオンになっても誤読出やリーク電流が生じないようにする。【解決手段】 リードゲートを構成するトランジスタのソースに共通に接続される共通線CLをセンスアンプ領域18に配置する。センスアンプ領域18およびサブデコーダ領域20の交差領域26に電圧制御回路26を配置する。電圧制御回路26は、データ読出時に共通線CLに接地電圧を供給し、データ書込時に接地電圧よりも高い電圧を供給する。

請求項（抜粋）：

メモリセルと、前記メモリセルに接続されたビット線対と、入力線対と、前記入力線対と前記ビット線対との間に接続された書込コラム選択ゲートと、出力線対と、前記ビット線対の一方に接続されたゲートを有する第1のトランジスタと、前記ビット線対の当該他方に接続されたゲートを有する第2のトランジスタと、前記出力線対と前記第1および第2のトランジスタのドレインとの間に接続された読出コラム選択ゲートと、前記読出コラム選択ゲートおよび前記書込コラム選択ゲートに共通に接続されたコラム選択線と、前記第1および第2のトランジスタのソースに、前記メモリセルからデータを読出すとき接地電圧を供給し、前記メモリセルにデータを書込むとき前記接地電圧よりも高い電圧を供給する電圧制御回路とを備える、半導体記憶装置。

IPC (3件)：

G11C 11/409 ,  H01L 27/108 ,  H01L 21/8242

FI (2件)：

G11C 11/34 354 R ,  H01L 27/10 681 E

Fターム (13件)：

5B024AA01 ,  5B024AA03 ,  5B024BA13 ,  5B024BA15 ,  5B024BA29 ,  5B024CA16 ,  5B024CA21 ,  5B024CA27 ,  5F083AD00 ,  5F083GA11 ,  5F083LA03 ,  5F083LA07 ,  5F083LA12