特許
J-GLOBAL ID：200903098499923193
不揮発性半導体記憶装置及びその制御方法
発明者：
出願人/特許権者：
代理人 (2件)：
政木 良文
, 橋本 薫
公報種別：公開公報
出願番号（国際出願番号）：特願2003-433815
公開番号（公開出願番号）：特開2005-025914
出願日： 2003年12月26日
公開日（公表日）： 2005年01月27日
要約：
【課題】 書き込みまたは消去時の消費電流の増大を抑制しつつ、確実にメモリセルの書き込み及び消去を実現できる、メモリセルに電圧印加により電気抵抗の変化する可変抵抗素子と選択トランジスタを備えて構成される不揮発性半導体記憶装置を提供する。【解決手段】 メモリアレイ101の内の書き込みまたは消去対象のメモリセルに接続されたビット線とソース線に電圧スイッチ回路110を介してビット線とソース線の夫々に対応した書き込み電圧または消去電圧Vppが印加されている状態で、そのメモリセルに接続された選択トランジスタのゲート電極に接続するワード線に書き込み用または消去用の電圧パルスを印加するパルス電圧印加回路108を備える。【選択図】 図1
請求項（抜粋）：
半導体基板上に電気的ストレスによる電気抵抗の変化により情報を記憶する可変抵抗素子の一方端と選択トランジスタのドレインを接続して形成されたメモリセルを行方向及び列方向に夫々複数配列したメモリアレイと、同一行にある複数の前記メモリセルの前記選択トランジスタのゲートと接続するワード線と、同一行または同一列にある複数の前記メモリセルの前記選択トランジスタのソースと接続するソース線と、同一列にある複数の前記メモリセルの前記可変抵抗素子の他方端と接続するビット線と、前記メモリセルに情報の書き込み、消去、及び、読み出しの制御を行う制御回路と、前記ソース線と前記ビット線に印加する書き込み電圧、消去電圧、及び、読み出し電圧を切り替える電圧スイッチ回路と、前記メモリセルから情報の読み出しを行う読み出し回路とを少なくとも備えてなる不揮発性半導体記憶装置において、
前記メモリアレイの内の書き込みまたは消去対象の前記メモリセルに接続された前記ビット線と前記ソース線に前記電圧スイッチ回路を介して前記ビット線と前記ソース線の夫々に対応した前記書き込み電圧または消去電圧が印加されている状態で、そのメモリセルに接続された前記ワード線に書き込み用または消去用の電圧パルスを印加するパルス電圧印加回路を備えたことを特徴とする不揮発性半導体記憶装置。
IPC (2件)：
FI (2件)：
G11C13/00 A
, H01L27/10 451
5F083FZ10
, 5F083JA60
, 5F083LA12
, 5F083LA16
, 5F083LA20
, 5F083MA06
, 5F083MA19
, 5F083ZA21
