特許

J-GLOBAL ID：200903098502629803

MOSゲートトランジスタの駆動回路

発明者： 岡土 千尋
出願人/特許権者： 東芝エフエーシステムエンジニアリング株式会社 ,  株式会社東芝
代理人 (1件)： 則近 憲佑
公報種別：公開公報
出願番号（国際出願番号）：特願平3-314568
公開番号（公開出願番号）：特開平5-161343
出願日： 1991年11月28日
公開日（公表日）： 1993年06月25日
要約：

【要約】【目的】 MOSゲートトランジスタのスイッチング動作時における電力損失を低減すること。【構成】 IGBTあるいはMOSFET等のMOSゲートトランジスタ(6)をオン・オフスイッチング制御する装置において、スイッチング指令信号の変化率を所定変化率内に制限する変化率制限手段(20)と、変化率が制限された信号を電力増幅する増幅手段(21)を設け、低インピーダンスのゲート抵抗(5)を介してMOSゲートトランジスタ(6)を制御する。

請求項（抜粋）：

IGBTあるいはMOSFET等のMOSゲートトランジスタをオン・オフスイッチング制御する装置において、スイッチング指令信号の変化率を所定変化率内に制限する変化率制限手段と、変化率が制限された信号を電力増幅する増幅手段を設け、低インピーダンスのゲート抵抗を介してMOSゲートトランジスタを制御することを特徴とするMOSゲートトランジスタの駆動回路。