特許
J-GLOBAL ID：200903098511124072
半導体の封止方法
発明者：
出願人/特許権者：
代理人 (1件)：
田治米 登 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平3-293576
公開番号（公開出願番号）：特開平5-109929
出願日： 1991年10月14日
公開日（公表日）： 1993年04月30日
要約：
【要約】【目的】 工程、コストを増加させることなく、精度よく高密度で半導体を封止できるようにする。【構成】 半導体4の封止エリア10を基板上に区画する枠12a及び12bを形成し、その枠12の中に未硬化の封止樹脂11を供給し硬化させて該半導体を封止する場合に、まず、基板1上に配線パターン2を形成する際に、封止エリア10を囲むようにダミーパターン3を設ける。続いて、ダミーパターン3に重なるように配線パターン2上にソルダーレジスト層6を設ける。更に、重なったダミーパターン3とソルダーレジスト層6との上に、樹脂枠層7を設ける。
請求項（抜粋）：
半導体の封止エリアを区画する枠を基板上に形成し、その枠の中に未硬化の封止樹脂を供給し硬化させて該半導体を封止することを含んでなる半導体の封止方法において、該基板上に配線パターンを形成する際に該封止エリアを囲むようにダミーパターンを設け、該ダミーパターンに重ねて該封止エリアを囲むようにソルダーレジスト層を設け、更に、重なった該ダミーパターンとソルダーレジスト層との上に該封止エリアを囲むように樹脂枠層を設けることにより該枠を形成することを特徴とする半導体の封止方法。
IPC (2件)：
前のページに戻る
