特許
J-GLOBAL ID：200903098587791809
画像信号のアダマール変換符号化・復号化方法およびその装置
発明者：
出願人/特許権者：
代理人 (1件)：
河原 純一
公報種別：公開公報
出願番号（国際出願番号）：特願平7-033135
公開番号（公開出願番号）：特開平8-205160
出願日： 1995年01月30日
公開日（公表日）： 1996年08月09日
要約：
【要約】【目的】 アダマール変換の変換係数のビットパターン相互関係を利用して、変換係数の符号量を削減する。【構成】 ビット削除器4はアダマール変換器3により得られた変換係数について、最下位ビットから1ビット、下位2ビット目から4ビット、下位3ビット目から7ビットを、ブロック内の予め定めた位置から抽出して補完情報Ysupとして出力するとともに下位3ビットを削除した変換係数を出力する。ビット復元器7は補完情報Ysupのうちの変換係数の最下位ビットを表すブロックあたり1ビットの情報から全変換係数の最下位ビットを補完し、下位2ビット目を表すブロックあたり4ビットの情報から全変換係数の下位2ビット目を補完し、下位3ビット目を表すブロックあたり7ビットの情報から全変換係数の下位3ビット目を補完して、復元された変換係数をアダマール逆変換器8に与える。
請求項（抜粋）：
入力画像信号を8画素毎にブロックにするブロック化ステップと、このブロック化ステップでブロックにされた画素値に8次アダマール変換を施して変換係数を得るアダマール変換ステップと、このアダマール変換ステップで得られた変換係数について、最下位ビットから1ビット、下位2ビット目から4ビット、下位3ビット目から7ビットを、ブロック内の予め定めた位置から抽出して補完情報として出力するとともに、下位3ビットを削除した変換係数を出力するビット削除ステップと、このビット削除ステップで下位3ビットを削除された前記変換係数および前記補完情報を記録あるいは伝送する記録/伝送ステップと、記録あるいは伝送された前記変換係数および前記補完情報を再生あるいは受信する再生/受信ステップと、この再生/受信ステップで再生あるいは受信された前記補完情報より前記変換係数の最下位ビットを表すブロックあたり1ビットの情報から全変換係数の最下位ビットを補完し、変換係数の下位2ビット目を表すブロックあたり4ビットの情報から全変換係数の下位2ビット目を補完し、変換係数の下位3ビット目を表すブロックあたり7ビットの情報から全変換係数の下位3ビット目を補完するビット補完ステップと、このビット補完ステップで下位3ビットを補完された変換係数に8次アダマール逆変換を施して画素値を得るアダマール逆変換ステップと、このアダマール逆変換ステップで得られた画素値を8画素に並べて画像信号として出力する画像信号出力ステップとを含むことを特徴とする画像信号の1次元アダマール変換符号化・復号化方法。
IPC (4件)：
H04N 7/30
, G06T 9/00
, H03M 7/30
, H04N 1/41
H04N 7/133 Z
, G06F 15/66 330 C
