フラッシュE2PROMセルの活性領域に自己整合型フローティングゲートポリーを形成する方法

発明者：
出願人/特許権者：
代理人 (1件)：山崎行造 (外4名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-284379
公開番号（公開出願番号）：特開2002-299479
出願日： 2001年09月19日
公開日（公表日）： 2002年10月11日
要約：

【要約】 (修正有)【課題】フローティングゲートを有する不揮発性メモリにおいて、メモリセルが形成される活性領域間の絶縁領域を自己整合法により形成する。【解決手段】電気的にプログラム及び消去可能なメモリ素子内の活性領域を絶縁する方法と装置。絶縁材の第1層は基板30上に、導電性材料の層は絶縁材の第1層上に形成される。絶縁材の第1層、導電性材料の層を通り抜けて基板内に延伸する複数の互いに離間するトレンチ38が形成され、絶縁素材の第2層44がトレンチの側壁部分39上に形成される。絶縁素材ブロック46がトレンチ内に形成され、各トレンチに関して導電性材料の層50のエッジ部分52は所定距離Δだけ絶縁材の第1層と、場合により絶縁材料ブロックの一部上に延伸して重なる。バックエンド処理が基板と導電層に対して実行された後に導電層のエッジ部が絶縁トレンチの側壁部分に整合するように、各トレンチに関して所定の長さΔが選択される。

請求項（抜粋）：

半導体素子に絶縁領域と活性領域を形成する自己整合方法であって、半導体基板上に第1材料層を形成し、前記第1材料層を通り抜けて前記基板内に延伸する複数の互いに離間したトレンチを形成し、前記トレンチの側壁部に沿って絶縁材の第1層を形成し、前記トレンチを絶縁材で満たし、前記第1材料層を取り除いて前記基板の部分を露出し、前記基板の前記露出した部分に絶縁材の第2層を形成し、前記絶縁材の第2層上に導電性材料の層を形成する、ステップを含んでなる方法。

IPC (5件)：

H01L 21/8247 , H01L 21/76 , H01L 27/115 , H01L 29/788 , H01L 29/792

FI (3件)：

H01L 29/78 371 , H01L 27/10 434 , H01L 21/76 L

Fターム (18件)：

5F032AA33 , 5F032AA44 , 5F032AA45 , 5F032CA17 , 5F032CA23 , 5F032DA02 , 5F032DA33 , 5F032DA53 , 5F032DA78 , 5F032DA80 , 5F083EP02 , 5F083EP22 , 5F083NA01 , 5F083NA06 , 5F083PR40 , 5F101BA01 , 5F101BB02 , 5F101BD35

前のページに戻る