特許
J-GLOBAL ID：200903098594953725
位相変調回路
発明者：
,
出願人/特許権者：
代理人 (1件)：
鳥居 洋
公報種別：公開公報
出願番号（国際出願番号）：特願平4-087721
公開番号（公開出願番号）：特開平5-259900
出願日： 1992年03月10日
公開日（公表日）： 1993年10月08日
要約：
【要約】【目的】 位相変調回路に関し、基準クロックからの出力信号の位相のずれの設定の自由度を高められる位相変調回路を提供することを目的とする。【構成】 基準クロックを入力する電圧制御型発振回路4と、基準クロックと該電圧制御型発振回路4の出力との位相差を検出する位相比較回路2と、位相比較回路2の出力を積分して前記電圧制御型発振回路4の制御信号として出力するローパスフィルタ3とを備える位相変調回路において、前記電圧制御型発振回路4が、偶数個の導通抵抗制御型CMOSインバータ41〜44と、奇数個の通常のCMOSインバータ49とを用いるN段のリングオシレータで構成され、該リングオシレータの各段から位相変換された信号を出力させる。
請求項（抜粋）：
基準クロックを入力する電圧制御型発振回路と、基準クロックと該電圧制御型発振回路より出力される信号との位相差を求め、その出力結果を出力する位相比較回路と、位相比較回路の出力を前記電圧制御型発振回路の制御信号として演算するローパスフィルタとからなる位相ロックループを備える位相変調回路において、前記電圧制御型発振回路が、導通抵抗を電圧制御により可変できる偶数個のCMOSインバータと、奇数個の通常のCMOSインバータとを用いるN段のリングオシレータで構成され、該リングオシレータの各段から基準クロックから均一に基準クロックの周期の2×N分の1ずつ位相のずれたN種類の信号を出力させることを特徴とする位相変調回路。
IPC (3件)：
H03L 7/099
, H03C 3/00
, H03K 3/354
