特許
J-GLOBAL ID：200903098595065769
パルスカウンタ回路
発明者：
出願人/特許権者：
代理人 (1件)：
小沢 信助
公報種別：公開公報
出願番号（国際出願番号）：特願平6-022951
公開番号（公開出願番号）：特開平7-229910
出願日： 1994年02月22日
公開日（公表日）： 1995年08月29日
要約：
【要約】【目的】 低い精度のエンコーダを使用したモータの制御のように、入力されるパルス信号をそのまま用いたのでは量子化誤差の影響を受ける場合に、より分解能の高いパルス信号を生成して量子化誤差の影響を低減するパルスカウンタ回路を提供することを目的とする。【構成】 レシーバ回路10が受信するパルスを積算するカウンタレジスタ20を有し、所定のサンプリング周期τで読み取るパルスカウンタ回路において、カウンタレジスタの前回の計数値を格納するカウンタバッファ30と、カウンタレジスタの今回の計数値とこのカウンタバッファの格納値からカウントデータの差分値を演算する差分計算器40と、この差分計算器の演算した差分値をn個記憶する差分バッファ50と、この差分バッファに記憶された値の平均値を演算する差分平均値演算部60と、この平均値と自局の前回出力値とを加算して、今回のパルスカウント値を生成するパルス数生成器70とを具備している。
請求項（抜粋）：
パルスを受信するレシーバ回路(10)と、このレシーバ回路が受信するパルスを積算するカウンタレジスタ(20)とを有し、このカウンタレジスタの積算値を所定のサンプリング周期(τ)で読み取るパルスカウンタ回路において、前記カウンタレジスタの前回の計数値を格納するカウンタバッファ(30)と、前記カウンタレジスタの今回の計数値とこのカウンタバッファの格納値からカウントデータの差分値を演算する差分計算器(40)と、この差分計算器の演算した差分値を、前記サンプリング周期を単位として今回よりn回(nは2以上の自然数)だけ遡及してn個記憶する差分バッファ(50)と、この差分バッファに記憶されたn個の記憶値の平均値を演算する差分平均値演算部(60)と、この差分平均値演算部の演算した平均値と自局の前回出力値とを加算して、今回のパルスカウント値を生成するパルス数生成器(70)と、を具備することを特徴とするパルスカウンタ回路。
IPC (2件)：
前のページに戻る
