特許

J-GLOBAL ID：200903098609158161

記憶保持装置

発明者： 高田 雅
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 渡辺 喜平
公報種別：公開公報
出願番号（国際出願番号）：特願平3-355282
公開番号（公開出願番号）：特開平5-173895
出願日： 1991年12月20日
公開日（公表日）： 1993年07月13日
要約：

【要約】【目的】 電源断時に記憶素子に記憶保持のための電力を供給するにあたり記憶保持時間を正確にする。【構成】 電源が断になると電源断検出回路1は逆流防止回路2とタイマ回路4に制御信号を出力し、逆流防止回路2は同制御信号によって作動してコンデンサ3からの電流が電源側に流出することを防止するとともに、タイマ回路4は同制御信号の入力時より内部のクロック計数を開始する。タイマ回路4は予め定められた時間の計時を終了すると、アナログスイッチ5へ切換信号を出力し、アナログスイッチ5は同切換信号によってA側からB側へ接点を変化させ、コンデンサ3とメモリとの間の電路を絶って同メモリへの電流の供給を停止する。

請求項（抜粋）：

電源部と記憶素子との間にコンデンサを備えて電源断時に同コンデンサの放電時間だけ同記憶素子に記憶保持のための電力を供給する記憶保持装置において、電源断時より所定時間の経過を計測する計測手段と、上記コンデンサと記憶素子との間に配設されて上記計測手段にて所定時間の経過を計測されたときに上記コンデンサと記憶素子との間の電路を絶つ断路手段とを具備することを特徴とする記憶保持装置。

IPC (2件)：

G06F 12/14 320 ,  G06F 1/30

引用特許：

審査官引用 (4件)

• 特開昭61-103463
  
• 特開昭58-119019
  
• 特開平2-141848
  
• 特開昭50-049951