特許

J-GLOBAL ID：200903098641194773

集積回路装置

発明者： 中川 克彦
出願人/特許権者： 株式会社リコー
公報種別：公開公報
出願番号（国際出願番号）：特願平11-368305
公開番号（公開出願番号）：特開2001-186011
出願日： 1999年12月24日
公開日（公表日）： 2001年07月06日
要約：

【要約】【課題】 IP(設計資産)の活用によって各機能ブロックを組み合わせたシステムLSIなどの設計において、設計評価および評価結果の対策の容易化を実現し、設計品質の向上を図ること。【解決手段】 複数の機能ブロック11〜14と、機能ブロック11〜14を並列に協調して動作させるグルー・ロジック(GLUE LOGIC)とからなる集積回路装置において、機能ブロック11〜14間およびグルー・ロジックの一部または全部を相互接続するFPGA15を備える。

請求項（抜粋）：

複数の機能回路ブロックと、前記機能回路ブロックを並列に協調して動作させるグルー・ロジック(GLUE LOGIC)とからなる集積回路装置において、前記機能回路ブロック間および前記グルー・ロジックの一部または全部を相互接続するプログラムマブルロジックを備えたことを特徴とする集積回路装置。

IPC (4件)：

H03K 19/173 101 ,  G01R 31/28 ,  G06F 11/22 330 ,  G06F 17/50

FI (4件)：

H03K 19/173 101 ,  G06F 11/22 330 D ,  G01R 31/28 U ,  G06F 15/60 664 P

Fターム (18件)：

2G032AA01 ,  2G032AA02 ,  2G032AB01 ,  2G032AC08 ,  2G032AC10 ,  5B046AA08 ,  5B046BA04 ,  5B046JA05 ,  5B048AA20 ,  5J042AA10 ,  5J042BA04 ,  5J042CA02 ,  5J042CA22 ,  5J042CA23 ,  5J042DA00 ,  5J042DA05 ,  5J042DA06 ,  9A001BB05