特許
J-GLOBAL ID:200903098648747565

ストレージ制御装置及びその制御方法

発明者:
出願人/特許権者:
代理人 (2件): 林 恒徳 ,  土井 健二
公報種別:公開公報
出願番号(国際出願番号):特願2003-052517
公開番号(公開出願番号):特開2004-264948
出願日: 2003年02月28日
公開日(公表日): 2004年09月24日
要約:
【課題】複数の論理ユニットを連結して、大容量論理ユニットを構築するストレージ制御装置において、複数のコントローラにまたがる論理ユニットの連結を可能とする。【解決手段】チャネルアダプタ(10)は、ホスト(3)からの複数の論理ユニット(LU0,LU1)を連結した連結論理ユニットLUへのI/O要求に対し、複数のコントローラ(20,30)の内、連結論理ユニットを構成する一の論理ユニット(LU0)を担当する一のコントローラ(20)へI/O要求を送信して、一のコントローラ(20)でのI/O処理した後、連結論理ユニットを構成する他の論理ユニット(LU1)を担当する他のコントローラ(30)へI/O要求を送信し、他のコントローラ(30)でのI/O処理を継続する。複数のCMにまたがるLUの連結を、複数のCMへのデータ要求処理で可能としたため、CMのコンカネテーションLUのI/O処理の負荷を分散できる。又、連結する論理ユニットの選択の自由度が増加し、柔軟性のある大容量LUの構成が可能となる。【選択図】図11
請求項(抜粋):
単数又は複数の物理ユニットで構成された論理ユニットのデータを、ホストからの要求でアクセスするストレージ制御装置において、 前記ホストとのインターフェースを行うチャネルアダプタと、 複数の論理ユニットの個々を担当する複数のコントローラとを有し、 前記チャネルアダプタは、前記ホストからの前記複数の論理ユニットを連結した連結論理ユニットへのI/O要求に対し、前記複数のコントローラの内、前記連結論理ユニットを構成する一の論理ユニットを担当する一のコントローラへI/O要求を送信して、前記一のコントローラでのI/O処理した後、前記連結論理ユニットを構成する他の論理ユニットを担当する他のコントローラへI/O要求を送信し、前記他のコントローラでのI/O処理を実行する ことを特徴とするストレージ制御装置。
IPC (1件):
G06F3/06
FI (3件):
G06F3/06 301J ,  G06F3/06 301K ,  G06F3/06 302B
Fターム (7件):
5B065BA01 ,  5B065CA01 ,  5B065CA07 ,  5B065CC02 ,  5B065CC03 ,  5B065CC08 ,  5B065CH13
引用特許:
審査官引用 (1件)
  • 記憶装置システム
    公報種別:公開公報   出願番号:特願平11-344260   出願人:株式会社日立製作所

前のページに戻る