特許
J-GLOBAL ID:200903098686360984

デジタル処理装置

発明者:
出願人/特許権者:
代理人 (1件): 徳若 光政
公報種別:公開公報
出願番号(国際出願番号):特願平8-031289
公開番号(公開出願番号):特開平9-204239
出願日: 1996年01月25日
公開日(公表日): 1997年08月05日
要約:
【要約】 (修正有)【課題】 異なる周波数を有する複数の入力パルスに対処しうるタイマー回路の実現。【解決手段】 自動車用マイクロコンピュータ等のタイマー回路TIMに、入力パルスCTPを計数するカウンタCTRと、基準クロックパルスSTPの立ち上がりで基準クロック検出信号STPCを選択的に有効レベルとする基準クロック検出回路STPDと、基準値RD用レジスタREGと、カウンタCTRの計数値CDとレジスタREGの基準値RDとの比較一致信号Mを選択的に有効レベルとする比較回路CMPと、該有効レベルを受けて燃料噴射制御用の出力パルスOPを選択的に有効レベルとする出力パルス生成回路OPGとを設けるとともに、出力パルスOPが無効レベルとされるとき外部クロックパルスECPをまた有効レベルとされるときには内部クロックパルスICPをそれぞれ選択し入力パルスCTPとしてカウンタCTRに伝達するパルス選択回路CPSLを設ける。
請求項(抜粋):
入力パルスの入力数を計数するカウンタと、周波数の異なる複数のパルスを上記入力パルスとして選択的にカウンタに伝達するパルス選択回路とを含むタイマー回路を具備することを特徴とするデジタル処理装置。
IPC (5件):
G06F 1/14 ,  F02D 45/00 372 ,  G06F 1/04 ,  G06F 1/06 ,  G06F 17/00
FI (5件):
G06F 1/04 352 ,  F02D 45/00 372 A ,  G06F 1/04 B ,  G06F 1/04 310 Z ,  G06F 15/20 Z

前のページに戻る