特許
J-GLOBAL ID：200903098688607898
プリフェッチバッファ
発明者：
,
,
,
出願人/特許権者：
,
代理人 (1件)：
富田 和子
公報種別：公開公報
出願番号（国際出願番号）：特願平3-190240
公開番号（公開出願番号）：特開平6-028180
出願日： 1991年07月30日
公開日（公表日）： 1994年02月04日
要約：
【要約】 (修正有)【構成】計算機システムにおけるキャッシュメモリと主記憶装置との間に設けられるプリフェッチバッファにおいて、プリフェッチしたデータと該データをサーチするためのアドレスタグとを対にして記憶するバッファ503と、プリフェッチするデータの主記憶装置内でのアドレスを発生する発生部502と、バッファ503に記憶されているデータの中から、CPUよりリクエストされたアドレスを有するデータをサーチするデータサーチ部500と、CPUよりリクエストされたアドレスと、過去にプリフェッチしたデータの主記憶装置内でのアドレスの履歴とに基づいて、次にプリフェッチすべきデータのアドレスを決定するアドレス予測部501とを備えた。【効果】アドレス予測部がアドレスの増減方向を予測してデータの先読みを行なうので、増加又は減少する場合にプリフェッチバッファがヒットする。
請求項（抜粋）：
CPUを有する計算機システムにおけるキャッシュメモリと主記憶装置との間に設けられるプリフェッチバッファであって、プリフェッチしたデータと該データをサーチするためのアドレスタグとを対にして記憶する少なくともひとつのエントリを有するバッファと、プリフェッチするデータの主記憶装置内でのアドレスを発生するアドレス発生部と、上記バッファに記憶されているデータの中から、上記CPUよりリクエストされたアドレスを有するデータをサーチするデータサーチ部と、上記CPUよりリクエストされたアドレスと、過去にプリフェッチしたデータの主記憶装置内でのアドレスの履歴とに基づいて、次にプリフェッチすべきデータの主記憶装置内でのアドレスを決定するアドレス予測部と、を備えたことを特徴とするプリフェッチバッファ。
IPC (2件)：
G06F 9/38 310
, G06F 12/08
