半導体装置およびその製造方法

発明者：
出願人/特許権者：
公報種別：公開公報
出願番号（国際出願番号）：特願平7-216026
公開番号（公開出願番号）：特開平9-064367
出願日： 1995年08月24日
公開日（公表日）： 1997年03月07日
要約：

【要約】【課題】 SOI基板を用いた半導体装置において従来問題であった半導体層の素子分離端とゲート電極との重なり領域での寄生MOSの発生を、この領域の酸化膜をゲート酸化膜より厚くすることにより抑え、リーク電流を低減することができ、安定したトランジスタ動作を有する半導体装置を得る。【解決手段】支持基板1と絶縁膜2と半導体層3とからなるSOI基板4に設ける半導体装置は、絶縁膜2上の島状の半導体層3の側面と上面絶縁膜が、ゲート電極が存在する面のみゲート絶縁膜より厚い膜厚の絶縁膜である境界領域被膜15を有する半導体装置およびその製造方法。

請求項（抜粋）：

支持基板と絶縁膜と島状の半導体層からなるSOI基板と、半導体層上に設けるゲート酸化膜と、ゲート酸化膜上に設け半導体層を横断するように設けるゲート電極とを備え、ゲート電極と半導体層との間の半導体層周辺領域に境界領域被膜を設けることを特徴とする半導体装置。

IPC (2件)：

H01L 29/786 , H01L 21/336

FI (3件)：

H01L 29/78 621 , H01L 29/78 617 S , H01L 29/78 626 C

前のページに戻る