特許
J-GLOBAL ID:200903098720712860

薄膜トランジスタおよびその製造方法

発明者:
出願人/特許権者:
代理人 (1件): 梅田 勝
公報種別:公開公報
出願番号(国際出願番号):特願平8-328106
公開番号(公開出願番号):特開平10-173192
出願日: 1996年12月09日
公開日(公表日): 1998年06月26日
要約:
【要約】【課題】 本発明は、ダブルゲートTFTの動作特性を改善し、下側ゲート電極と、チャネル領域と、上側ゲート電極の位置合わマージンなくして、TFTの微細化を実現する。【解決手段】 ドナーあるいはアクセプタとなる不純物を添加した半導体薄膜からなるソース領域及びドレイン領域と、該ソース領域とドレイン領域の間に形成された半導体薄膜からなるチャネル領域と、前記半導体薄膜に接して半導体薄膜の上下面に形成されたゲート絶縁膜と、該ゲート絶縁膜を介して前記半導体薄膜を挟むように形成された一対のゲート電極とからなる薄膜トランジスタにおいて、前記一対のゲート電極とチャネル領域の位置及び形状が平面視で重なっていることを特徴とする。
請求項(抜粋):
ドナーあるいはアクセプタとなる不純物を添加した半導体薄膜からなるソース領域及びドレイン領域と、該ソース領域とドレイン領域の間に形成された半導体薄膜からなるチャネル領域と、前記半導体薄膜に接して半導体薄膜の上下面に形成されたゲート絶縁膜と、該ゲート絶縁膜を介して前記半導体薄膜を挟むように形成された一対のゲート電極とからなる薄膜トランジスタにおいて、前記一対のゲート電極とチャネル領域の位置及び形状が平面視で重なっていることを特徴とする液晶表示装置。
IPC (2件):
H01L 29/786 ,  H01L 21/336
FI (5件):
H01L 29/78 617 N ,  H01L 29/78 616 A ,  H01L 29/78 617 T ,  H01L 29/78 618 Z ,  H01L 29/78 618 C

前のページに戻る