特許
J-GLOBAL ID:200903098725833461

機能設計方法、機能設計装置、及び機能設計プログラムが記録されたコンピュータ読み取り可能な記録媒体

発明者:
出願人/特許権者:
代理人 (1件): 前田 弘 (外2名)
公報種別:公開公報
出願番号(国際出願番号):特願平9-113745
公開番号(公開出願番号):特開平10-063713
出願日: 1997年05月01日
公開日(公表日): 1998年03月06日
要約:
【要約】【課題】 LSI回路の設計に要する時間を短縮できる機能設計方法を提供する。【解決手段】 動作記述に基づいてデータフローグラフを作成した後、データフローグラフの各演算子をコントロールステップ群に割り当てる。コントロールステップ群に割り当てられたデータフローグラフに基づいて消費電力を計算し、消費電力が所定の基準を満たしているか否かを判断する。消費電力が所定の基準を満たしていないときには、他のコントロールステップ群への割り当てを行ない、満たしているときには、データフローグラフから生成されるハードウエアの量及びタイミングを計算し、ハードウエア量及びタイミングが所定の基準を満たしているか否かを判断する。ハードウエア量及びタイミングが所定の基準を満たしていないときには、いままでにデータフローグラフが割り当てられていないコントロールステップ群への割り当てを行ない、満たしているときには、コントロールステップ群に割り当てられたデータフローグラフに基づきRTL回路を生成する。
請求項(抜粋):
動作記述からレジスタ・トランスファレベルの回路を設計する機能設計方法であって、動作記述からデータフローグラフを生成する第1の工程と、生成されたデータフローグラフを実現する回路の消費電力を計算する第2の工程と、計算された消費電力が所定の基準を満たすか否かの判別を行ない、計算された消費電力が所定の基準を満たす場合に、前記データフローグラフに基づきアロケーションを行なってレジスタ・トランスファレベルの回路を設計する第3の工程とを備えていることを特徴とする機能設計方法。
IPC (4件):
G06F 17/50 ,  H01L 21/82 ,  H01L 27/04 ,  H01L 21/822
FI (3件):
G06F 15/60 656 Z ,  H01L 21/82 C ,  H01L 27/04 D

前のページに戻る