特許

J-GLOBAL ID：200903098728533833

ディジタル制御回路

発明者： 水上 誠 ,  加藤 喜久次
出願人/特許権者： 日本電信電話株式会社
代理人 (1件)： 古谷 史旺
公報種別：公開公報
出願番号（国際出願番号）：特願平4-282889
公開番号（公開出願番号）：特開平6-131034
出願日： 1992年10月21日
公開日（公表日）： 1994年05月13日
要約：

【要約】【目的】 DSPを用いてアクチュエータ制御などのディジタル制御を行う場合に、ダイナミックレンジを拡大し、高分解能化を可能とするディジタル制御回路を提供する。【構成】 A-D変換部において、差信号検出回路は、1サンプリング周期毎の入力と前周期における入力との差分を検出し、A-D変換器は、差信号検出回路の出力を量子化する。DSPは、入力の差分について信号処理を行い、出力の差分を算出する。D-A変換部において、D-A変換器は、DSPの出力をD-A変換し、加算回路は、前周期における出力信号の値を保持するとともに、D-A変換器の出力と保持していた出力信号を加算して現サンプリング周期における出力信号を得る。

請求項（抜粋）：

入力信号について量子化を行うA-D変換部と、このA-D変換部の出力信号に対してディジタル信号処理を行うディジタル信号処理プロセッサと、このディジタル信号処理プロセッサの処理結果をアナログ化して出力するD-A変換部とを備えたディジタル制御回路において、前記A-D変換部は、1サンプリング周期毎の入力と前周期における入力との差分を検出する差信号検出回路と、この差信号検出回路の出力を量子化するA-D変換器とを有し、前記D-A変換部は、前記ディジタル信号処理プロセッサが出力した差分をD-A変換するD-A変換器と、前周期における出力信号の値を保持するとともに、前記D-A変換器の出力と保持していた出力信号を加算して現サンプリング周期における出力信号を得る加算回路を有することを特徴とするディジタル制御回路。

IPC (4件)：

G05B 21/02 ,  G05B 11/36 501 ,  H03M 1/00 ,  H03M 3/02

引用特許：

審査官引用 (3件)

• 特開昭63-205863
  
• 特開平2-060232
  
• 特開平4-293102