特許
J-GLOBAL ID：200903098746457923
半導体装置およびその製造方法
発明者：
,
出願人/特許権者：
代理人 (1件)：
松本 武彦
公報種別：公開公報
出願番号（国際出願番号）：特願平5-033745
公開番号（公開出願番号）：特開平6-252452
出願日： 1993年02月23日
公開日（公表日）： 1994年09月09日
要約：
【要約】【目的】 基板の中空部を覆って周辺が基板に支持され、所定パターンの第1薄膜と半導体素子用の半導体薄膜が設けられている第1薄膜の半導体薄膜パターン形成過程での損傷を防止できる構成の半導体装置を提供する。【構成】 この発明の半導体装置は、基板1の中空部8を覆って周辺が基板に支持された第1薄膜2を備え、この第1薄膜の上に所定パターンの第2薄膜3が設けられているとともに所定パターンの半導体薄膜4が第2薄膜の表面領域内で設けられており、第1薄膜は半導体薄膜パターン形成用エッチングに対する耐性を有しない薄膜であり、第2薄膜は半導体薄膜パターン形成用エッチングに対する耐性を有する薄膜であって、かつ、第1薄膜が第2薄膜パターン形成用エッチングに対する耐性を有する薄膜であることを特徴とする。
請求項（抜粋）：
中空部を有する基板と、この中空部を覆って周辺が基板に支持された第1薄膜とを備え、この第1薄膜の上に所定パターンの第2薄膜が設けられているとともに半導体素子用の所定パターンの半導体薄膜が第2薄膜の表面領域内で設けられており、第1薄膜は半導体薄膜パターン形成用エッチングに対する耐性を有しない薄膜であり、第2薄膜は半導体薄膜パターン形成用エッチングに対する耐性を有する薄膜であって、かつ、第1薄膜が第2薄膜パターン形成用エッチングに対する耐性を有する薄膜である半導体装置。
IPC (4件)：
H01L 37/00
, G01J 5/02
, G01K 7/22
, H01L 21/306
