特許
J-GLOBAL ID：200903098756804176
化合物半導体電界効果トランジスタ
発明者：
出願人/特許権者：
代理人 (1件)：
尾身 祐助
公報種別：公開公報
出願番号（国際出願番号）：特願平6-259092
公開番号（公開出願番号）：特開平8-097239
出願日： 1994年09月29日
公開日（公表日）： 1996年04月12日
要約：
【要約】【目的】 リセス角部を転移の発生し難い材料(InGaAs)により形成することにより、高温通電試験での劣化を防止する。【構成】 半絶縁性GaAs基板1上に、n型GaAs層2、アンドープInGaAs3、n+ 型GaAs層4を順次成長させ、その上にSiO2 膜5を堆積する。ゲート領域に開口を有するフォトレジスト膜6を形成し、これをマスクとしてSiO2 膜5を、後のリセス幅となるまでサイドエッチングする〔図1(a)〕。SiO2 膜5をマスクとして湿式法でn+ 型GaAs層4をエッチングしさらにアンドープInGaAs層3の途中までエッチングする。フォトレジスト膜6を用いたリフトオフによりゲート電極7を形成し、さらにソース電極8、ドレイン電極9を形成する〔図1(b)〕。
請求項（抜粋）：
半絶縁性半導体基板上に、チャネル層となる第1の半導体層と、リセス角部を形成するための第2の半導体層と、ソース・ドレイン電極に対するコンタクト層となる第3の半導体層とが堆積され、前記第3の半導体層を貫通し前記第2の半導体層の途中までを開孔するリセスが形成され、該リセス底面にゲート電極が形成され、前記第3の半導体層上にソース・ドレイン電極が形成されている化合物半導体電界効果トランジスタにおいて、前記第2の半導体層が前記第1の半導体層より転位増殖速度が遅い材料により形成されていることを特徴とする化合物半導体電界効果トランジスタ。
IPC (3件)：
H01L 21/338
, H01L 29/812
, H01L 29/778
H01L 29/80 B
, H01L 29/80 F
, H01L 29/80 H
