特許
J-GLOBAL ID：200903098764166146

マイクロコンピュータおよび電気機器

発明者：
秋山 和彦

秋山 和彦 について

, 
神戸 崇幸

神戸 崇幸 について

, 
温品 治信

温品 治信 について


出願人/特許権者：
東芝キヤリア株式会社

東芝キヤリア株式会社 について


代理人 (6件)： 鈴江 武彦 ,  河野 哲 ,  中村 誠 ,  蔵田 昌俊 ,  村松 貞男 ,  橋本 良郎
公報種別：公開公報
出願番号（国際出願番号）：特願2004-181416
公開番号（公開出願番号）：特開2006-004280
出願日： 2004年06月18日
公開日（公表日）： 2006年01月05日
要約：
【課題】 各プログラム作成者の相互の連絡を不要としながら、これによりプログラム作成にかかる負担を軽減しながら、エラーのない適正かつ迅速なプログラム作成を可能とするマイクロコンピュータおよび電気機器を提供する。【解決手段】 ROM1の記憶領域が、第1領域と第2領域とに区分されている。第2領域にはプログラムが記憶されており、そのプログラムへのジャンプ命令が同じ第2領域の特定アドレスに記憶される。そして、第2領域の特定アドレスに対するコール命令が、第1領域に記憶される。【選択図】 図1
請求項（抜粋）：
記憶領域が複数に区分された記憶手段を備え、一方の記憶領域から他方の記憶領域のデータ読出し処理を禁止する機能を備えたマイクロコンピュータにおいて、前記他方の記憶領域にプログラムを記憶し、記憶したプログラムへのジャンプ命令を前記他方の記憶領域の特定アドレスに記憶するとともに、その特定アドレスに対するコール命令を前記一方の記憶領域に記憶する構成としたことを特徴とするマイクロコンピュータ。
IPC (3件)：
G06F 9/44 ,  G06F 9/40 ,  G06F 12/14
FI (3件)：
G06F9/06 620H ,  G06F9/40 310A ,  G06F12/14 510D
Fターム (13件)：
5B017AA03 ,  5B017BA01 ,  5B017CA12 ,  5B017CA15 ,  5B033AA18 ,  5B033DA11 ,  5B033DB12 ,  5B033EA01 ,  5B033EA06 ,  5B033FA27 ,  5B076AB06 ,  5B076EC05 ,  5B076EC07
引用特許：
出願人引用 (1件) 審査官引用 (2件)

前のページに戻る

TOP

BOTTOM