特許
J-GLOBAL ID：200903098792462370

半導体装置およびその製造方法ならびに設計方法

発明者：
黒田 謙一

黒田 謙一 について

, 
渡部 浩三

渡部 浩三 について

, 
山本 裕彦

山本 裕彦 について


出願人/特許権者：
株式会社日立製作所

株式会社日立製作所 について

, 
株式会社日立超エル・エス・アイ・システムズ

株式会社日立超エル・エス・アイ・システムズ について


代理人 (1件)： 筒井 大和
公報種別：公開公報
出願番号（国際出願番号）：特願2000-353045
公開番号（公開出願番号）：特開2002-158278
出願日： 2000年11月20日
公開日（公表日）： 2002年05月31日
要約：
【要約】【課題】 製造工程時間の増加を招くことなく、複数の凹部に埋め込まれた部材表面の平坦性を向上することのできる技術を提供する。【解決手段】 相対的に面積の大きい第1ダミーパターンDP1と相対的に面積の小さい第2ダミーパターンDP2とをダミー領域FAに配置することによって、素子形成領域DAとダミー領域FAとの境界BL近くまでダミーパターンを配置することができる。これにより、分離溝内に埋め込まれた酸化シリコン膜の表面の平坦性をダミー領域FAの全域において向上することができる。さらに、ダミー領域FAのうち相対的に広い領域を上記第1ダミーパターンDP1で占めることで、マスクのデータ量の増加を抑えることができる。
請求項（抜粋）：
半導体基板の主面上に回路素子が境界によって規定された素子形成領域と、前記境界に隣接する回路素子が形成されないダミー領域とを有する半導体装置であって、前記ダミー領域は少なくとも2つのダミーパターン群を有し、各々のダミーパターン群には、平面的に占有する形状が互いに同一形状および互いに同一寸法の複数のパターンが互いに行列状に離間して配置されており、前記複数のパターンの行方向および/または列方向の寸法が前記各々のダミーパターン群の間で異なることを特徴とする半導体装置。
IPC (5件)：
H01L 21/76 ,  H01L 21/304 622 ,  H01L 21/301 ,  H01L 21/3205 ,  H01L 27/08 331
FI (6件)：
H01L 21/304 622 X ,  H01L 27/08 331 A ,  H01L 21/76 L ,  H01L 21/78 L ,  H01L 21/88 S ,  H01L 21/88 K
Fターム (36件)：
5F032AA34 ,  5F032BA02 ,  5F032BA08 ,  5F032CA03 ,  5F032CA17 ,  5F032CA20 ,  5F032DA02 ,  5F032DA04 ,  5F032DA10 ,  5F032DA24 ,  5F032DA33 ,  5F033HH08 ,  5F033HH11 ,  5F033QQ09 ,  5F033QQ31 ,  5F033QQ48 ,  5F033RR04 ,  5F033RR09 ,  5F033SS01 ,  5F033SS04 ,  5F033SS15 ,  5F033UU01 ,  5F033VV02 ,  5F033XX01 ,  5F048AA04 ,  5F048AB03 ,  5F048AC03 ,  5F048BA01 ,  5F048BB05 ,  5F048BB08 ,  5F048BC06 ,  5F048BE03 ,  5F048BF07 ,  5F048BG13 ,  5F048DA25 ,  5F048DA27
引用特許：
審査官引用 (3件)

前のページに戻る

TOP

BOTTOM