利得制御増幅器、可変利得増幅器および自動利得制御増幅器

発明者： , ,
出願人/特許権者：
代理人 (1件)：山田行一 (外2名)
公報種別：公表公報
出願番号（国際出願番号）：特願2000-592933
公開番号（公開出願番号）：特表2002-534885
出願日： 1999年12月16日
公開日（公表日）： 2002年10月15日
要約：

【要約】【課題】利得制御増幅器、可変利得増幅器および自動利得制御増幅器において、低雑音で広い入力ダイナミックレンジを実現する。【解決手段】利得制御増幅器は、エミッタが一対の抵抗器を介して互いに結合された一対のトランジスタを持つ入力差動回路を備える。この回路は、動作電流を供給するための電流シンクを有する。動作電流の変化により、利得制御増幅器の利得は変更される。2つのエミッタ結合された差動増幅器は、電流シンクを備えた入力差動回路に接続されている。エミッタ結合された差動増幅器および入力差動回路のトランジスタに流れる電流は、電流シンクを有する別のエミッタ結合差動回路により分割される。2つのエミッタ結合差動増幅器における2つのトランジスタのコレクタ間の電圧差に応答して、電流分割係数は制御される。エミッタ抵抗器には比較的小さい電流が流れるので、それに起因する雑音は比較的低い。

請求項（抜粋）：

入力電圧を増幅し、増幅された出力電圧を供給するための利得制御増幅器において、第1および第2トランジスタおよび第1負荷素子を有する第1差動回路であって、前記1および第2トランジスタのエミッタは互いに結合され、前記第1負荷素子は前記第1トランジスタのコレクタに接続されている前記第1差動回路と、第3および第4トランジスタおよび第2負荷素子を有する第2差動回路であって、前記第3および第4トランジスタのエミッタは互いに結合され、前記第2負荷素子は前記第4トランジスタのコレクタに接続され、前記第3および第4トランジスタのベースは前記第2および第1トランジスタのベースにそれぞれ接続され、前記増幅された出力電圧が前記第1および第4トランジスタのコレクタから供給される前記第2差動回路と、第5および第6トランジスタを有する第3差動回路であって、前記第5および第6トランジスタのエミッタは一対の抵抗素子を介して互いに結合されており、当該抵抗素子の接続点は第1電流回路に接続され、前記第5トランジスタのコレクタは前記第1および第2トランジスタのエミッタに接続され、前記第6トランジスタのコレクタは前記第3および第4トランジスタのエミッタに接続され、前記入力電圧は前記第5および第6トランジスタのベースに供給される前記第3差動回路と、前記第1および第2負荷素子にそれぞれのトランジスタから流れる電流を分割するための電流分割手段と、を備えることを特徴とする利得制御増幅器。

IPC (5件)：

H03G 3/10 , H03G 3/30 , H04B 1/10 , H04B 1/16 , H04B 1/18

FI (5件)：

H03G 3/10 B , H03G 3/30 B , H04B 1/10 E , H04B 1/16 R , H04B 1/18 C

Fターム (28件)：

5J100AA03 , 5J100AA15 , 5J100AA16 , 5J100BA06 , 5J100BB01 , 5J100BB21 , 5J100BC03 , 5J100CA18 , 5J100DA06 , 5J100EA02 , 5J100FA02 , 5K052AA02 , 5K052BB02 , 5K052BB32 , 5K052DD15 , 5K052EE13 , 5K052EE32 , 5K052GG16 , 5K052GG32 , 5K061AA10 , 5K061CC08 , 5K061CC25 , 5K061CC52 , 5K061CD05 , 5K062AB06 , 5K062AD04 , 5K062AD09 , 5K062AG01

前のページに戻る