特許

J-GLOBAL ID：200903098817651483

半導体記憶装置

発明者： 磯部 良彦 ,  杉坂 貴是
出願人/特許権者： 日本電装株式会社
代理人 (1件)： 鈴江 武彦
公報種別：公開公報
出願番号（国際出願番号）：特願平3-344725
公開番号（公開出願番号）：特開平5-175447
出願日： 1991年12月26日
公開日（公表日）： 1993年07月13日
要約：

【要約】【目的】この発明は、微細化して構成できると共に書き込みに際しての消費電流を軽減することができ、簡単に工程で製造可能にした半導体記憶装置を提供することを目的とする。【構成】シリコン基板11の表面部にP+拡散層12を形成すると共に、このシリコン基板11の表面上に層間絶縁層13を形成する。この層間絶縁層13には、拡散層12に至るコンタクトホール14、15を形成し、このコンタクトホール14、15にそれぞれポリシリコン層16、17を埋込み、このポリシリコン層16、17にそれぞれP型およびN型の不純物を注入する。そして、このポリシリコン層16、17それぞれに接続される配線層18、19を形成し、ポリシリコン層17と拡散層12との界面のPN接合部に選択的に逆電圧が印加され、ブレークダウンさせられるようにする。

請求項（抜粋）：

シリコン基板の表面に第1の導電型不純物を拡散して形成した第1の導電型の拡散層と、前記シリコン基板の表面に形成され、前記拡散層領域に対応して相互に間隔を設定して前記拡散層表面に至る少なくとも2つのコンタクトホールを形成した絶縁層と、この絶縁層の前記コンタクトホールのそれぞれに埋込み形成され、それぞれ前記第1の導電型の不純物およびこれと反対導電型の第2の導電型の不順物を注入した第1および第2のポリシリコン層と、これら第1および第2のポリシリコン層にそれぞれ接続されるように形成した第1および第2の配線層とを具備し、前記第2の導電型の不純物が注入された第2のポリシリコン層と前記拡散層との間にPN接合が形成されるようにしたことを特徴とする半導体記憶装置。

引用特許：

審査官引用 (3件)

• 特開平2-153552
  
• 特開昭63-184362
  
• 特開平2-090511