特許
J-GLOBAL ID：200903098834982094
半導体装置及びその製造方法
発明者：
,
出願人/特許権者：
代理人 (1件)：
吉田 茂明 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平7-153483
公開番号（公開出願番号）：特開平9-008290
出願日： 1995年06月20日
公開日（公表日）： 1997年01月10日
要約：
【要約】【目的】 MOSトランジスタに所望の基板電位が与えられ、パンチスルーを起こしにくい半導体装置を得る。【構成】 半導体領域2、12は主面から垂直方向に延在し、垂直面である表面とこの表面に対向した裏面とを有する柱状部3、13を有する。縦型MOSトランジスタは、柱状部3、13の表面にゲート絶縁膜5、15を介して対向し、下側面が半導体領域2、12の主面にゲート絶縁膜5、15を介して対向して配設されたゲート電極4、14と、柱状部3、13の上端部に形成されたソース領域6、16と、半導体領域2、12の主面に一部がゲート電極4、14の下側面と重なって形成されるドレイン領域717と、柱状部3、13の裏面にバックゲート絶縁膜9、19を介して対向して配設されたバックゲート電極8、18とによって構成されている。
請求項（抜粋）：
主面を有するとともに、この主面から垂直方向に延在し、垂直面である表面とこの表面に対向した裏面とを有する柱状部を具備する第1導電型の半導体領域、この半導体領域の柱状部の表面にゲート絶縁膜を介して対向し、下側面が上記半導体領域の主面にゲート絶縁膜を介して対向して配設された縦型MOSトランジスタのゲート電極、上記半導体領域の柱状部の上端部に形成された上記縦型MOSトランジスタの第2導電型のソース領域、上記半導体領域の主面に一部が上記ゲート電極の下側面と重なって形成される上記縦型MOSトランジスタの第2導電型のドレイン領域、上記半導体領域の柱状部の裏面にバックゲート絶縁膜を介して対向して配設された上記縦型MOSトランジスタのバックゲート電極を備えた半導体装置。
FI (3件)：
H01L 29/78 656 A
, H01L 29/78 301 V
, H01L 29/78 653 B
