特許
J-GLOBAL ID:200903098840181150

シミュレーション装置

発明者:
出願人/特許権者:
代理人 (1件): 宮井 暎夫
公報種別:公開公報
出願番号(国際出願番号):特願平11-049594
公開番号(公開出願番号):特開2000-250949
出願日: 1999年02月26日
公開日(公表日): 2000年09月14日
要約:
【要約】【課題】シミュレーションの再実行による工数増を防ぐとともに計算機上に要する記憶容量を抑えることができるシミュレーション装置を提供する。【解決手段】シミュレーション実行手段1と、シミュレーション状態を順次記憶する先入れ先出し方式のFIFO手段2と、シミュレーション時刻を更新する毎にシミュレーション状態をFIFO手段2に保存する保存制御手段3とを備え、シミュレーション結果に不具合を検出し、シミュレーションを停止すると、FIFO手段2に記憶された情報により、再度シミュレーション実行しなくてもシミュレーション結果の解析を可能とする。複数の不具合を一度のシミュレーションで検出する場合もある。
請求項(抜粋):
LSIの機能論理設計検証に用いるシミュレーション装置であって、LSIの設計情報、入力信号情報に基づき回路動作をシミュレートし、かつ任意の時点のシミュレーション状態の保存と復帰を行なうシミュレーション実行手段と、前記シミュレーション状態を順次記憶するとともに先入れ先出し方式で一定以上の記憶を削除するFIFO手段と、シミュレーション実行中、シミュレーション時刻を更新する毎にシミュレーション状態を前記FIFO手段に保存させる保存制御手段とを備えたシミュレーション装置。
IPC (2件):
G06F 17/50 ,  G01R 31/00
FI (3件):
G06F 15/60 672 A ,  G01R 31/00 ,  G06F 15/60 664 J
Fターム (7件):
2G036AA19 ,  2G036BB09 ,  2G036CA01 ,  5B046AA08 ,  5B046BA03 ,  5B046JA05 ,  5B046KA03

前のページに戻る