特許
J-GLOBAL ID：200903098883180130
マルチポート半導体記憶装置
発明者：
出願人/特許権者：
代理人 (1件)：
山本 秀策
公報種別：公開公報
出願番号（国際出願番号）：特願平5-317126
公開番号（公開出願番号）：特開平7-175713
出願日： 1993年12月16日
公開日（公表日）： 1995年07月14日
要約：
【要約】【構成】 シフトレジスタ131〜133とマルチプレクサ134〜136とによってアクセス情報を2サイクル分保持する待ち行列を構成させ、競合発生時にアクセスを中止すると共に、コンフリクト信号CONFLBをハイレベルとする。【効果】 メモリセルにアクセスするCPU3がコンフリクト信号CONFLBの検査を行うためやアクセス情報を再送出するために無駄にサイクルを費やすことがなくなるので、2ポートRAM1のデータ転送効率を向上させることができる。また、このアクセス情報の再送出を不要にすることにより、CPU3側のアクセス制御を簡易化させることができる。
請求項（抜粋）：
メモリセルにアクセスするための複数系統の入出力ポートを有し、各入出力ポートに送られて来たアドレス等のアクセス情報が競合によりアクセスを中止すべきものであるかどうかを判定する競合検出手段を備えたマルチポート半導体記憶装置において、アクセス情報をそれぞれの入出力ポートに設けられた待ち行列で受け付ける待ち行列手段と、各入出力ポートについて、当該待ち行列の先頭のアクセス情報が競合検出手段によってアクセス中止を判定されなかった場合に、このアクセス情報を待ち行列から取り出してアクセスを実行させる非競合時制御手段と、各入出力ポートについて、当該待ち行列の先頭のアクセス情報が競合検出手段によってアクセス中止を判定された場合に、このアクセス情報によるアクセスを中止させると共に、当該入出力ポートからビジー信号を出力させる競合時制御手段とを備えたマルチポート半導体記憶装置。
IPC (2件)：
G06F 12/00 570
, G11C 11/401
