特許
J-GLOBAL ID：200903098884656651
プロセッサー結合装置
発明者：
,
出願人/特許権者：
代理人 (1件)：
中島 司朗
公報種別：公開公報
出願番号（国際出願番号）：特願平4-036158
公開番号（公開出願番号）：特開平5-233521
出願日： 1992年02月24日
公開日（公表日）： 1993年09月10日
要約：
【要約】【目的】回路の規模を小さくできるプロセッサー結合装置を提供する。【構成】メモリー切替装置7,8,9,10は、メモリー3,4,5,6を処理装置1,2に切替可能に接続する。メモリー切替制御装置11は、処理装置1,2からの命令によりメモリー切替装置7,8,9,10を制御する。そして、処理装置1,2がメモリー3,4,5,6に転送データを格納し、その転送データを処理装置1,2がメモリー3,4,5,6から読み出すことにより、処理装置1,2間でデータ転送を行う。
請求項（抜粋）：
任意数のシングルポートメモリーと、前記各シングルポートメモリーを複数のプロセッサーのうちの任意の1対のプロセッサーの一方および他方に切替可能に接続する任意数のメモリー切替装置と、前記プロセッサーからの命令により前記メモリー切替装置を制御する任意数のメモリー切替制御装置とを備え、前記各対のプロセッサーのうちの一方が前記シングルポートメモリーに転送データを格納し、その転送データを他方のプロセッサーがシングルポートメモリから読み出すという動作を可逆的に行うことにより、各対のプロセッサー間でデータ転送を行う構成としたことを特徴とするプロセッサー結合装置。
IPC (2件)：
G06F 13/18 510
, G06F 15/16 310
