特許
J-GLOBAL ID：200903098886773310
半導体記憶装置
発明者：
,
,
,
,
,
出願人/特許権者：
代理人 (1件)：
深見 久郎 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-168983
公開番号（公開出願番号）：特開平7-029373
出願日： 1993年07月08日
公開日（公表日）： 1995年01月31日
要約：
【要約】【目的】 ライトリカバリー時間マージンの拡大されたSRAMを提供する。【構成】 遅延回路250は、内部書込制御信号を所定時間遅延させてグローバルライトドライバへ与える。グローバルライトドライバはこの遅延回路からの遅延書込制御信号に応答してイネーブルされて入力バッファ(245)からの内部書込データに従ってグローバルライトデータバス(GWD,/GWD)を駆動する。ブロックライトドライバ(BWD)は内部書込制御信号とブロック選択信号に応答してイネーブルされ、グローバルライトデータバス上のデータに従ってローカル書込データバス(LWD,/LWD)をドライブする。書込ゲートWGは列選択信号に応答してビット線(bit,/bit)をローカル書込データバスへ接続する。遅延回路250により所定期間ブロックライトドライバの出力がローレベルに設定されるため、ビット線のプリチャージ電位が低下し、データ書込時におけるビット線の電位振幅を小さくする。
請求項（抜粋）：
複数行複数列に配列された複数のメモリセルを有するメモリセルアレイと、各前記列に対応して配置され、各々に対応の列のメモリセルが配置される、各々が正および補のビット線を有する複数のビット線対と、各前記ビット線対に対応して設けられ、対応のビット線対の正および補のビット線の電位を第1のレベルの所定電位に設定するためのビット線負荷手段と、データ書込指示信号に応答して、前記データ書込指示信号発生から所定期間の間のみ前記複数のビット線対の各ビット線の電位を前記所定電位から第2のレベルの電位へと変化させる電位変化手段とを備える、半導体記憶装置。
IPC (2件)：
FI (3件)：
G11C 11/34 301 E
, G11C 11/34 M
, G11C 11/34 305
