特許

J-GLOBAL ID：200903098892201906

半導体装置およびその製造方法

発明者： 水原 秀樹
出願人/特許権者： 三洋電機株式会社
代理人 (1件)： 芝野 正雅
公報種別：公開公報
出願番号（国際出願番号）：特願2001-212029
公開番号（公開出願番号）：特開2003-031656
出願日： 2001年07月12日
公開日（公表日）： 2003年01月31日
要約：

【要約】【課題】絶縁層とその絶縁層への埋め込み配線とが接触する界面における相互の密着強度を確実に確保することができる半導体装置およびその製造方法を提供する。【解決手段】MOSFET(Metal Oxide Semiconductor Field Effect Transistor )素子が形成されたシリコン基板11とその上層に形成されたゲート絶縁膜12とを下地層として、その上層に有機SOG(Spin On Glass )膜13等からなる絶縁層が堆積され、その絶縁層に溝15を形成する。そして、その溝15に銅(Cu)によるダマシン配線を行う。さらに、この膜面にシリコン炭化膜からなるキャップ膜18を形成して、その上面からホウ素をイオン注入法により注入し、Cuの埋め込み配線22とその周囲の絶縁膜との密着強度を強化する。

請求項（抜粋）：

半導体基板上方の絶縁膜に埋め込み配線が形成されてなる半導体装置において、少なくとも前記絶縁膜側に前記埋め込み配線との接触界面の界面特性を改質させる不純物が導入されてなることを特徴とする半導体装置。

IPC (2件)：

H01L 21/768 ,  H01L 21/28 301

FI (2件)：

H01L 21/28 301 A ,  H01L 21/90 K

Fターム (30件)：

4M104AA01 ,  4M104BB01 ,  4M104CC05 ,  4M104DD43 ,  4M104FF07 ,  4M104FF13 ,  4M104GG09 ,  4M104GG10 ,  4M104GG14 ,  4M104HH16 ,  5F033HH04 ,  5F033HH11 ,  5F033HH32 ,  5F033MM01 ,  5F033MM12 ,  5F033MM13 ,  5F033MM18 ,  5F033PP27 ,  5F033QQ48 ,  5F033QQ60 ,  5F033QQ65 ,  5F033RR01 ,  5F033RR25 ,  5F033SS15 ,  5F033SS22 ,  5F033TT04 ,  5F033VV06 ,  5F033WW04 ,  5F033XX14 ,  5F033XX24