特許

J-GLOBAL ID：200903098892946820

半導体装置及び光検出装置の製造方法

発明者： 望月 千織
出願人/特許権者： キヤノン株式会社
代理人 (1件)： 山下 穣平
公報種別：公開公報
出願番号（国際出願番号）：特願平9-268628
公開番号（公開出願番号）：特開平11-111912
出願日： 1997年10月01日
公開日（公表日）： 1999年04月23日
要約：

【要約】【課題】 貼り合わせにより作製される大面積の半導体装置において、貼り合わせ前の各基板の搬送時に基板上の素子を傷付けず、かつ、歩留まりや、特性の均一性が低下しない、低価格で高品位な、大面積半導体装置を実現する。【解決手段】 半導体基板の切り出し時に、貼り合わせた場合に隣接する前記半導体基板どうしの対向側は、フルカット3により概ね垂直に切断して不要部を切り離し、前記対向側以外の端面は、ハーフカット4により不要部5との間に溝切りを行うだけで該不要部5を残す工程と、前記不要部5を持ってハンドリングする工程と、前記不要部5を折って取り外す工程と、前記各半導体基板のフルカットした側3を対向させて貼り合わせる工程と、を有することを特徴とする半導体装置の製造方法。

請求項（抜粋）：

複数の半導体基板を切り出し、該切り出した複数の半導体基板を平面的に貼り合わせて構成する半導体装置の製造方法において、前記半導体基板の切り出し時に、前記貼り合わせた場合に隣接する前記半導体基板どうしの対向側は、フルカットにより概ね垂直に切断して不要部を切り離し、前記対向側以外の端面は、ハーフカットにより不要部との間に溝切りを行うだけで該不要部を残す工程と、前記残された不要部を持ってハンドリングする工程と、前記不要部を折って取り外す工程と、前記各半導体基板のフルカットした側を対向させて貼り合わせる工程と、を有することを特徴とする半導体装置の製造方法。

IPC (6件)：

H01L 25/04 ,  H01L 25/18 ,  G01T 1/20 ,  H01L 27/14 ,  H01L 31/09 ,  H04N 5/335

FI (5件)：

H01L 25/04 Z ,  G01T 1/20 E ,  H04N 5/335 U ,  H01L 27/14 D ,  H01L 31/00 A