特許
J-GLOBAL ID：200903098941647354
コンスタントフラクシヨンコンパレータ回路
発明者：
出願人/特許権者：
代理人 (1件)：
杉村 暁秀 (外5名)
公報種別：公開公報
出願番号（国際出願番号）：特願平3-234854
公開番号（公開出願番号）：特開平5-072343
出願日： 1991年09月13日
公開日（公表日）： 1993年03月26日
要約：
【要約】【目的】 本発明は半導体集積回路化が可能なコンスタントフラクションコンパレータその利用分野は原子核計測及び関連分野の高速荷電粒子飛跡検出器、荷電粒子飛行時間測定装置、光又は音響反射型測長装置等である。【構成】 入力信号整合回路と、互に逆相の差動信号対を生成する差動信号入力回路と、その出力を3分岐し、その一方の系統に微分回路を介して信号混合回路に接続し、他方の系統を利得調整回路を介して信号混合回路に接続し、この出力端を第1のしきい値調整回路を介して一方の比較器に入力する系統と、前記の差動信号入力回路の出力に直接接続された第2のしきい値調整回路を介して第2の比較器に入力する系統とを設け、両比較器に接続された論理積回路とを具備し、ピーク波高の一定の割合を越える部分をディジタル化し、差動信号化して論理積による出力信号を得るコンスタントフラクションコンパレータ回路。
請求項（抜粋）：
入力端子に接続され、伝送線路のインピーダンスに相当する入力インピーダンスを有し、入力信号を無反射で受信する入力信号整合回路と、互に逆相の差動信号対を生成する差動信号入力回路と、その出力を3分岐し、その一方の系統に微分回路を介して信号混合回路に接続し、他方の系統を利得調整回路を介して信号混合回路に接続し、この出力端を第1のしきい値調整回路を介して一方の比較器に入力する系統と、前記の差動信号入力回路の出力に直接接続された第2のしきい値調整回路を介して第2の比較器に入力する系統とを設け、両比較器に接続された論理積回路とを具備し、それぞれ信号の波高変動によらず正確な時間情報を有するディジタル信号を生成させ、ピーク波高の一定の割合を越える部分をディジタル化の基準とし、その時間精度を利得調整回路によって、最適化し、差動信号化して論理積による出力信号を得るコンスタントフラクションコンパレータ回路。
IPC (2件)：
前のページに戻る
