特許
J-GLOBAL ID：200903098944335299
半導体電子部品の製造方法
発明者：
,
,
,
出願人/特許権者：
代理人 (1件)：
永井 冬紀
公報種別：公開公報
出願番号（国際出願番号）：特願平11-297875
公開番号（公開出願番号）：特開2001-118953
出願日： 1999年10月20日
公開日（公表日）： 2001年04月27日
要約：
【要約】【課題】 ウエハ単位でバンプ形成工程および樹脂封止工程を経てダイシング工程でチップサイズに分割する半導体電子部品の製造工程を削減する。【解決手段】 シリコンウエハ11に回路素子を形成する第1工程(a)と、第1工程(a)〜(c)で製作されたシリコンウエハの回路素子形成面にバンプ14を形成する第2工程(d)と、第2工程(d)で製作されたシリコンウエハの回路素子形成面をバンプが露出するように樹脂封止するとともに、回路素子非形成面を樹脂封止する第3工程(e)と、第3工程(e)で製作されたシリコンウエハの回路素子非形成面にダイシング切削17により放熱フィン構造を形成するとともに、シリコンウエハをダイシング切削18によりチップサイズに分割する第4工程(g)とを経て半導体電子部品を製造する。これにより、半導体電子部品の製造工程を削減でき、製造コストを低減することができる。
請求項（抜粋）：
シリコンウエハに回路素子を形成する第1工程と、前記第1工程で製作されたシリコンウエハの回路素子形成面にバンプを形成する第2工程と、前記第2工程で製作されたシリコンウエハの回路素子形成面を前記バンプが露出するように樹脂封止するとともに、回路素子非形成面を樹脂封止する第3工程と、前記第3工程で製作されたシリコンウエハの回路素子非形成面にダイシング切削により放熱フィン構造を形成するとともに、前記シリコンウエハをダイシング切削によりチップサイズに分割する第4工程とを有することを特徴とする半導体電子部品の製造方法。
IPC (4件)：
H01L 23/12
, H01L 21/56
, H01L 21/301
, H01L 21/60
H01L 21/56 E
, H01L 23/12 L
, H01L 21/78 A
, H01L 21/92 604 A
5F061AA01
, 5F061CA05
, 5F061CB13
