特許
J-GLOBAL ID：200903098962716380
不揮発性半導体メモリ装置
発明者：
,
出願人/特許権者：
代理人 (1件)：
安富 耕二 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-061675
公開番号（公開出願番号）：特開平11-260072
出願日： 1998年03月12日
公開日（公表日）： 1999年09月24日
要約：
【要約】【課題】 不揮発性半導体メモリ装置の誤動作を防ぎ、歩留まりを向上する。【解決手段】 セレクタ6に供給された偶奇データ信号O/Eにより偶数行のメモリセルに書き込むときには偶数行と同じ構造の第1の補正用セルトランジスタ7を、奇数行に書き込むときには奇数行と同じ構造の第2の補正用セルトランジスタ8を選択する。第1または第2の補正用セルトランジスタ7,8により調整されたリファレンス電圧VrefによりVCO1の発振周波数が制御され、ロウデコーダ27のライトイネーブルパルスφwのパルス幅が変えられる。メモリセルへの書き込み時間により、メモリセルのフローティングゲートに注入される電荷量が制御され、特性の変動が吸収消去される。
請求項（抜粋）：
電気的に絶縁されたフローティングゲートに電荷を注入することで書き込み情報を記憶する複数のメモリセルトランジスタが行列状に配置されてなり、前記メモリセルトランジスタは、そのソースとドレインの位置関係が、奇数行と偶数行の間で互いに逆転して配列されてなる不揮発性半導体メモリ装置において、偶数行の前記メモリセルトランジスタと同じソース・ドレインの位置関係を有する第1の補正用セルトランジスタ及び奇数行の前記メモリセルトランジスタと同じソース・ドレインの位置関係を有する第2の補正用セルトランジスタを有し、前記フローティングゲートに電荷を注入すべく選択された前記メモリセルトランジスタの行位置情報により前記第1または第2の補正用セルトランジスタを選択し、選択した補正用セルトランジスタに応じた基準電圧を発生する補正回路と、前記基準電圧に応じて書き込みパルス幅を変更して、前記メモリセルトランジスタへの書き込み時間を制御する制御回路とを備えたことを特徴とする不揮発性半導体メモリ装置。
IPC (5件)：
G11C 16/02
, H01L 27/115
, H01L 21/8247
, H01L 29/788
, H01L 29/792
G11C 17/00 611 E
, G11C 17/00 601 Q
, H01L 27/10 434
, H01L 29/78 371
