特許

J-GLOBAL ID：200903098994486689

制御回路

発明者： エルッキ ミーティネン
出願人/特許権者： エービービー インダストリー オサケ ユキチュア
代理人 (1件)： 浅村 皓 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-227725
公開番号（公開出願番号）：特開2000-089838
出願日： 1999年08月11日
公開日（公表日）： 2000年03月31日
要約：

【要約】【課題】 エミッタE、コレクタCおよびゲートGを含む半導体素子を、簡単でかつ安価な受動素子のみを使って信頼性良く制御する制御回路を提供する。【解決手段】 ダイオードV1,V2と抵抗器R1,R2の2つの直列接続を、逆並列接続でかつ半導体素子2のエミッタEとゲート・ドライバGDのゼロ電位Comと間に接続して、抵抗結合を設ける。フィードバック・キャパシタC1を、半導体素子2のコレクタCと、ゲート・ドライバのゼロ電位Comに接続した抵抗結合1の端部との間に接続する。

請求項（抜粋）：

エミッタ(E)、コレクタ(C)およびゲート(G)を含む半導体素子(2)を制御する制御回路であって、ゲート・ドライバ(GD)を含み、該ゲート・ドライバの出力を制御すべき前記半導体素子のゲート(G)に接続した、前記の制御回路において、該制御回路がさらに、抵抗結合(1)であって、ダイオード(V1,V2)と抵抗器(R1,R2)の2つの直列接続を逆並列接続でかつ前記半導体素子(2)のエミッタ(E)と前記ゲート・ドライバ(GD)のゼロ電位(Com)との間に接続した、前記の抵抗結合(1)と、前記半導体素子(2)のコレクタ(C)と、前記ゲート・ドライバの前記ゼロ電位(Com)に接続した前記抵抗結合(1)の端部との間に接続したフィードバック・キャパシタ(C1)と、を含むこと、を特徴とする制御回路。