特許
J-GLOBAL ID：200903098998659472
半導体装置の製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
外川 英明
公報種別：公開公報
出願番号（国際出願番号）：特願平9-245862
公開番号（公開出願番号）：特開平11-087695
出願日： 1997年09月11日
公開日（公表日）： 1999年03月30日
要約：
【要約】【課題】配線抵抗の上昇を招くことなく後酸化の工程を施す事を可能とする製造方法であって、メモリセルの領域を増大させずに達成する事を可能とする製造方法を提供することを目的とする。【解決手段】半導体基板上にゲート絶縁膜を介して形成されたポリシリコン膜と高融点金属膜の積層構造からなるポリメタル構造のゲート電極における前記高融点金属膜の側壁に、気化防止膜として、タングステンシリサイド等の導伝性膜からなるサイドウォールを、堆積及びエッチバックを施す事により設けるものである。
請求項（抜粋）：
下層がポリシリコン膜からなり上層が高融点金属膜からなるゲート電極を備えた半導体装置の製造方法において、前記高融点金属膜をタングステンシリサイド膜により被膜する工程と前記工程後前記ポリシリコン膜が露出した状態で酸化を施す工程を含む事を特徴とする半導体装置の製造方法。
引用特許：
前のページに戻る
