特許

J-GLOBAL ID：200903098999146517

情報処理装置

発明者： 藤本 曜久
出願人/特許権者： 株式会社東芝
代理人 (1件)： 須山 佐一
公報種別：公開公報
出願番号（国際出願番号）：特願平11-108547
公開番号（公開出願番号）：特開2000-298536
出願日： 1999年04月15日
公開日（公表日）： 2000年10月24日
要約：

【要約】【課題】 表示再生の品位に視覚的な影響を及ぼすことなくVRAM制御クロックの周波数を適宜減じて省電力化を図ることのできる情報処理装置を提供する。【解決手段】 VRAM24へのアクセスが一定時間継続して表示アクセスのみになったとき、あるいは、オペレーティングシステムのもつパワーマネージメント機能によってパワーダウンモードへの切り替えが発生したとき、VRAM制御クロックの周波数を表示アクセスが可能な程度の値に落すクロック制御機能を備える。このようなVRAM制御クロックの制御によって、ビデオ再生時等における表示品位を一定に確保しつつ装置全体としての消費電力を低減することができる。

請求項（抜粋）：

表示データを格納するメモリと、システムの状態に基づいて前記メモリの制御用クロックの周波数を制御するクロック制御手段とを有することを特徴とする情報処理装置。

IPC (4件)：

G06F 1/32 ,  G06F 1/04 301 ,  G06F 15/02 305 ,  G06F 15/02

FI (4件)：

G06F 1/00 332 Z ,  G06F 1/04 301 C ,  G06F 15/02 305 G ,  G06F 15/02 305 F

Fターム (14件)：

5B011DA06 ,  5B011EA04 ,  5B011EA05 ,  5B011EB09 ,  5B011KK03 ,  5B011LL14 ,  5B019CA06 ,  5B019CA07 ,  5B079AA04 ,  5B079BA01 ,  5B079BA12 ,  5B079BB01 ,  5B079BB04 ,  5B079BC01