半導体装置

発明者：
出願人/特許権者：
代理人 (1件)：山口巖
公報種別：公開公報
出願番号（国際出願番号）：特願平5-222681
公開番号（公開出願番号）：特開平7-078881
出願日： 1993年09月08日
公開日（公表日）： 1995年03月20日
要約：

【要約】【目的】例えば液晶ディスプレーの駆動のために、ロジック回路部のCMOSと高電圧駆動回路のCMOSが同一P形基板に集積される場合、ロジック回路部のNチャネルMOSFETではバックゲートバイアスが加わり、ゲート酸化膜を薄くして高速動作化するのが難しく、デバイス寸法も大きくなる問題を解決する。【構成】NチャネルMOSFETをNウエルの表面層内にさらにPウエルを設ける。これにより基板は接地されてもPウエルの電位は任意にすることができ、バックゲートバイアスが加わらないので、ゲート酸化膜を薄くして高速動作化が可能になる。このPウエルは、高耐圧部のP形オフセット層と同時に形成できるので、工程の追加はない。

請求項（抜粋）：

第一導電形半導体基板の表面部にCMOS構造が集積され、動作時に各MOSFETのゲートおよびソース、ドレインに基板電位と異なる値の電位が印加されるものにおいて、半導体基板の表面層に第二導電形ウエルが形成され、その間に第一導電形チャネルが形成される第一導電形のソース・ドレイン領域はその第二導電形ウエルの表面層に、その間に第二導電形チャネルが形成される第二導電形のソース・ドレイン領域は前記第二導電形ウエルの表面層に形成された第一導電形ウエルの表面層にそれぞれ設けられたことを特徴とする半導体装置。

IPC (4件)：

H01L 21/8234 , H01L 27/088 , H01L 27/04 , H01L 21/822

FI (2件)：

H01L 27/08 102 B , H01L 27/04 A

引用特許：

審査官引用 (4件)

特開昭62-119958
特開平2-272761
特開昭61-174667

全件表示

前のページに戻る