特許

J-GLOBAL ID：200903099043249713

節電回路

発明者： 根本 大樹
出願人/特許権者： 根本 大樹
代理人 (1件)： 古澤 俊明
公報種別：公開公報
出願番号（国際出願番号）：特願2001-160005
公開番号（公開出願番号）：特開2002-354818
出願日： 2001年05月29日
公開日（公表日）： 2002年12月06日
要約：

【要約】【課題】 出力電圧値を、目的とする負荷に対応して能力低下が起こらないように、できるだけ低く抑え、発電や蓄電能力を持つものを付加して、節電効果をより高められる節電器を提供すること。【解決手段】 入力交流電圧を全波整流してプラス側とマイナス側に振り分け、このプラス側と、マイナス側とにてそれぞれ平滑化し、かつ、チョッピングした後、再び交流電圧に変換して出力するようにしたものにおいて、第1チョッパ回路16と第1制御器27の間と、第2チョッパ回路17と28の間とにそれぞれ蓄電手段を設け、この蓄電手段と前記第1チョッパ回路16及び第2チョッパ回路17との間に、出力電圧を入力電圧よりも低い値に設定する演算部31を介在してなるものである。

請求項（抜粋）：

入力した交流電圧を整流器13により全波整流してプラス側とマイナス側に振り分け、このプラス側における第1平滑器14,第1チョッパ回路16と、マイナス側における第2平滑器15,第2チョッパ回路17とにてそれぞれ平滑化し、かつ、チョッピングした後、第1制御器27と第2制御器28にて再び交流電圧に変換して出力するようにしたものにおいて、前記第1チョッパ回路16と第1制御器27の間と、前記第2チョッパ回路17と28の間とにそれぞれ蓄電手段を設け、この蓄電手段と前記第1チョッパ回路16及び第2チョッパ回路17との間に、出力電圧を入力電圧よりも低い値に設定する演算部31を介在してなることを特徴とする節電回路。

Fターム (10件)：

5H006AA02 ,  5H006CA02 ,  5H006CA12 ,  5H006CB01 ,  5H006CC02 ,  5H006DA02 ,  5H006DA04 ,  5H006DB05 ,  5H006DC02 ,  5H006DC05