特許

J-GLOBAL ID：200903099046860588

統合されたプロセッサ・メモリ装置

発明者： アシュレイ・ソールズバリー ,  アンドレアス・ノアズィック ,  フォン・ポン
出願人/特許権者： サン・マイクロシステムズ・インコーポレーテッド
代理人 (1件)： 山川 政樹
公報種別：公開公報
出願番号（国際出願番号）：特願平9-187285
公開番号（公開出願番号）：特開平10-133947
出願日： 1997年06月30日
公開日（公表日）： 1998年05月22日
要約：

【要約】【課題】 ヴィクティム・データ・キャッシュを有する統合されたプロセッサ・メモリ装置を提供する。【解決手段】 統合されたプロセッサ・メモリ装置は、主メモリと、CPUと、ヴィクティムキャッシュと、一次キャッシュとを備える。主メモリは主メモリバンクを備えている。CPUによってメイン・メモリのアドレス空間におけるアドレスが送出されると、ヴィクティム・キャッシュ・ストレージにおいてヴィクティム・キャッシュ・ヒット又はヴィクティム・キャッシュ・ミスの何れが生じたかを決定し、ヴィクティム・キャッシュ・ミスのときは、ヴィクティム・キャッシュ・ストレージにおけるヴィクティム・キャッシュ・サブラインから選択したヴィクティム・キャッシュ・サブラインを、新しいヴィクティム・キャッシュ・サブラインと置き換える。

請求項（抜粋）：

統合されたプロセッサ・メモリ装置において、所定のアドレス空間を有していて、前記アドレス空間の対応する部分をそれぞれ占めるメイン・メモリ・バンクを含むメイン・メモリを備え、前記メイン・メモリ・バンクの各々に、前記アドレス空間の対応する部分内のアドレスを有するメモリ位置にワードがストアされ、前記メモリ・バンクの各々に結合された中央処理装置(CPU)を備え、ヴィクティム・キャッシュを備え、このヴィクティム・キャッシュには、ワードのヴィクティム・キャッシュ・サブラインをストアするヴィクティム・キャッシュ・ストレージが設けられ、各ヴィクティム・キャッシュ・サブラインは、メイン・メモリの対応するメモリ位置を有しており、前記ヴィクティム・キャッシュ・サブラインの各々に対して対応するヴィクティム・キャッシュ・タグをストアするヴィクティム・キャッシュ・バンク・タグ・ストレージが設けられ、前記ヴィクティム・キャッシュ・タグの各々により、対応するヴィクティム・キャッシュ・サブラインのメイン・メモリにおけるメモリ位置が識別され、前記CPU及び前記ヴィクティム・キャッシュ・サブライン・ストレージに結合されたヴィクティム・キャッシュ・ロジックが設けられ、このヴィクティム・キャッシュ・ロジックは、前記CPUによりメイン・メモリのアドレス空間におけるアドレスが送出されると、前記アドレスおよび前記ヴィクティム・キャッシュ・サブラインのアドレスタグから、前記ヴィクティム・キャッシュ・ストレージにおいてヴィクティム・キャッシュ・ヒット又はヴィクティム・キャッシュ・ミスの何れが生じたかを決定し、そして、ヴィクティム・キャッシュ・ミスのときは、ヴィクティム・キャッシュ・ストレージにおけるヴィクティム・キャッシュ・サブラインから選択したヴィクティム・キャッシュ・サブラインを、新しいヴィクティム・キャッシュ・サブラインと置き換えるものであり、1次キャッシュ・バンクを含む1次キャッシュを備え、前記1次キャッシュ・バンクの各々は、前記メイン・メモリバンクの対応するメイン・メモリ・バンクと、前記ヴィクティム・キャッシュと、前記CPUとに結合されており、前記1次キャッシュバンクの各々には、前記対応するメイン・メモリ・バンクに結合される1次キャッシュ・バンク・ライン・ストレージにして、ワードの1以上のキャッシュ・ラインをストアし、前記キャッシュ・ラインの各々が前記対応するメイン・メモリバンクにおける対応するメモリ位置を有する、1次キャッシュ・バンク・ライン・ストレージが設けられ、前記キャッシュ・ラインの各々に対して対応するアドレス・タグを記憶する1次キャッシュ・バンク・タグ・ストレージが設けられ、前記アドレス・タグの各々は、前記対応するメイン・メモリバンクにおける前記対応するキャッシュ・ラインのメモリ位置を識別し、前記CPUと、前記対応するメイン・メモリ・バンクと、前記1次キャッシュ・バンク・ライン・ストレージに結合された1次キャッシュ・バンク・ロジックが設けられ、この1次キャッシュ・バンク・ロジックは、前記CPUにより前記対応するメイン・メモリ・バンクの一部のアドレス空間におけるアドレスが送出されると、前記アドレス及び前記キャッシュラインのアドレス・タグから、前記1次キャッシュ・バンク・ライン・ストレージにおいてキャッシュ・ヒット又はキャッシュ・ミスの何れが生じたかを決定し、そして、キャッシュ・ミスのときは、前記1次キャッシュ・バンク・ライン・ストレージのキャッシュ・ラインにおけるヴィクティム・キャッシュ・ラインを、前記送出されたアドレスによって指定された対応するメイン・メモリ・バンクの前記対応するメモリ位置からの新しいキャッシュ・ラインで置き換え、前記ヴィクティム・キャッシュ・ラインのサブラインを前記新しいヴィクティム・キャッシュ・サブラインとしてルーティングすることを特徴とする統合されたプロセッサ・メモリ装置。

IPC (2件)：

G06F 12/08 ,  G06F 12/12

FI (2件)：

G06F 12/08 F ,  G06F 12/12 A