特許

J-GLOBAL ID：200903099050407111

半導体チップの実装構造

発明者： 落合 良一
出願人/特許権者： 富士通株式会社
代理人 (1件)： 井桁 貞一
公報種別：公開公報
出願番号（国際出願番号）：特願平3-324943
公開番号（公開出願番号）：特開平5-160289
出願日： 1991年12月10日
公開日（公表日）： 1993年06月25日
要約：

【要約】【目的】 半導体チップ特に発熱量の多い半導体チップを回路基板に表面実装する実装構造に関し、放熱性が良く、また充分な耐湿信頼性を保持し、且つ組み込み作業が容易なことを目的とする。【構成】 回路基板1のダイパッド3上に、ダイボンディング接着剤11を用いて、半導体チップ10をダイボンディングする回路基板装置において、ダイパッド形成領域に設けたサーマルスルーホール2に、高熱伝導性・耐湿性物質30を充填するとともに、高熱伝導性の板状のスペーサ40を高熱伝導性・耐湿性物質30で、ダイパッド3に対応する回路基板1の裏面側に接着した構成とする。

請求項（抜粋）：

回路基板(1) のダイパッド(3) 上に、ダイボンディング接着剤(11)を用いて、半導体チップ(10)をダイボンディングする回路基板装置において、ダイパッド形成領域に設けたサーマルスルーホール(2) に、高熱伝導性・耐湿性物質(30)を充填するとともに、高熱伝導性の板状のスペーサ(40)を該高熱伝導性・耐湿性物質(30)で、該ダイパッド(3) に対応する該回路基板(1) の裏面側に、接着したことを特徴とする半導体チップの実装構造。

IPC (2件)：

H01L 23/12 ,  H01L 23/36

FI (3件)：

H01L 23/12 J ,  H01L 23/12 N ,  H01L 23/36 D