特許

J-GLOBAL ID：200903099057373212

半導体装置およびその製造方法

発明者： 東 和幸 ,  宮島 秀史 ,  中村 直文
出願人/特許権者： 株式会社東芝
代理人 (7件)： 鈴江 武彦 ,  村松 貞男 ,  坪井 淳 ,  橋本 良郎 ,  河野 哲 ,  中村 誠 ,  河井 将次
公報種別：公開公報
出願番号（国際出願番号）：特願2002-377049
公開番号（公開出願番号）：特開2004-207604
出願日： 2002年12月26日
公開日（公表日）： 2004年07月22日
要約：

【課題】レジストの解像低下、配線間のリーク電流の増加を招くことなく、SiOC膜(low-k膜)とSiO2 膜(キャップ膜)の密着性を改善すること。【解決手段】SiOC膜2とSiO2 膜4との間に改質層3を設け、かつ、改質層3のうちその炭素濃度がSiOC2 膜4中の炭素濃度の10%以上90%以下の範囲にある部分の膜厚を10nm以上とする。【選択図】 図1

請求項（抜粋）：

半導体基板と、 前記半導体基板上に設けられ、シリコン、酸素および炭素を含む絶縁膜と、 前記絶縁膜上に設けられたシリコン酸化膜と、 前記絶縁膜と前記シリコン酸化膜との間に設けられ、炭素濃度が前記絶縁膜中の炭素濃度の10%以上90%以下の範囲にある部分の膜厚が10nm以上である、窒素を含まない中間層と を具備してなることを特徴とする半導体装置。

IPC (2件)：

H01L21/768 ,  H01L21/316

FI (2件)：

H01L21/90 M ,  H01L21/316 M

Fターム (49件)：

5F033HH11 ,  5F033JJ01 ,  5F033JJ11 ,  5F033KK01 ,  5F033MM02 ,  5F033MM12 ,  5F033MM13 ,  5F033NN06 ,  5F033NN07 ,  5F033PP27 ,  5F033QQ09 ,  5F033QQ10 ,  5F033QQ13 ,  5F033QQ37 ,  5F033QQ48 ,  5F033QQ54 ,  5F033RR01 ,  5F033RR04 ,  5F033RR23 ,  5F033SS02 ,  5F033SS04 ,  5F033SS15 ,  5F033SS22 ,  5F033TT02 ,  5F033TT04 ,  5F033WW02 ,  5F033WW04 ,  5F033WW09 ,  5F033XX12 ,  5F033XX24 ,  5F033XX31 ,  5F058AA08 ,  5F058AD02 ,  5F058AD05 ,  5F058AD10 ,  5F058AF04 ,  5F058AG01 ,  5F058AG07 ,  5F058AH02 ,  5F058BA05 ,  5F058BD01 ,  5F058BD04 ,  5F058BE10 ,  5F058BF07 ,  5F058BF23 ,  5F058BF25 ,  5F058BF29 ,  5F058BJ02 ,  5F058BJ05