特許

J-GLOBAL ID：200903099085011750

半導体装置の製造方法及び半導体装置

発明者： 國清 辰也
出願人/特許権者： 三菱電機株式会社
代理人 (1件)： 吉田 茂明 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-143277
公開番号（公開出願番号）：特開2001-326348
出願日： 2000年05月16日
公開日（公表日）： 2001年11月22日
要約：

【要約】【課題】 ポリメタルゲートを備える半導体装置に関して、半導体膜内に導入された不純物がバリア膜内へ拡散した場合でも、ゲート抵抗の上昇を抑制し得る、半導体装置の製造方法を得る。【解決手段】 まず、シリコン基板1上にシリコン酸化膜2及びドープトポリシリコン膜3bを順に形成する。次に、ポリシリコンよりも不純物の活性化率が高い膜として、ドープトポリシリコン-ゲルマニウム膜6bをドープトポリシリコン膜3b上に形成する。次に、ドープトポリシリコン-ゲルマニウム膜6b上に、バリア膜7、金属膜8、及びバリア膜9を順に形成する。

請求項（抜粋）：

(a)ポリシリコンよりも不純物の活性化率が高い材質から成る層を少なくとも一部に有し、所定の不純物が導入された第1の半導体膜を、ゲート絶縁膜を介して基板の主面上に形成する工程と、(b)前記第1の半導体膜上にバリア膜を形成する工程と、(c)前記バリア膜上に金属膜を形成する工程と、(d)前記金属膜、前記バリア膜、及び前記第1の半導体膜をこの順に選択的に除去することにより、ゲート電極を形成する工程とを備える、半導体装置の製造方法。

IPC (3件)：

H01L 29/78 ,  H01L 21/265 ,  H01L 29/43

FI (3件)：

H01L 29/78 301 G ,  H01L 21/265 W ,  H01L 29/62 G

Fターム (39件)：

4M104BB01 ,  4M104BB14 ,  4M104BB20 ,  4M104BB34 ,  4M104BB40 ,  4M104CC05 ,  4M104DD23 ,  4M104DD33 ,  4M104DD43 ,  4M104DD66 ,  4M104DD71 ,  4M104DD78 ,  4M104DD82 ,  4M104DD84 ,  4M104DD89 ,  4M104EE09 ,  4M104EE17 ,  4M104GG09 ,  4M104GG10 ,  4M104GG14 ,  4M104HH05 ,  4M104HH16 ,  5F040DA06 ,  5F040DC01 ,  5F040EC02 ,  5F040EC04 ,  5F040EC07 ,  5F040EC11 ,  5F040EF02 ,  5F040EK02 ,  5F040EK05 ,  5F040EM01 ,  5F040EM02 ,  5F040EM03 ,  5F040FA03 ,  5F040FA11 ,  5F040FB02 ,  5F040FC15 ,  5F040FC19