特許

J-GLOBAL ID：200903099093780347

半導体装置およびその製造方法

発明者： 奥平 智仁 ,  本並 薫
出願人/特許権者： 三菱電機株式会社
代理人 (1件)： 深見 久郎 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-073890
公開番号（公開出願番号）：特開平5-102430
出願日： 1992年03月30日
公開日（公表日）： 1993年04月23日
要約：

【要約】【構成】 本発明は、P型半導体基板1上に形成されたメモリセルアレイ領域201と、メモリセルアレイ領域201の上方に、メモリセルアレイ領域と電気的に接続するように形成された周辺回路領域202とを備えている。【効果】 上記のように構成することにより、半導体チップの面積の大部分がメモリセルアレイ領域として利用される。これにより、半導体装置の集積度をより向上させることができる。

請求項（抜粋）：

半導体基板上に形成されたメモリセルアレイ領域と、前記メモリセルアレイ領域の全面を覆うとともに、コンタクトホールを有する絶縁層と、前記コンタクトホール内に形成された導電層と、前記絶縁層上に形成され、前記導電層と電気的に接続された周辺回路領域とを備えた、半導体装置。

IPC (5件)：

H01L 27/108 ,  G11C 11/401 ,  H01L 21/90 ,  H01L 27/00 301 ,  H01L 27/04

FI (2件)：

H01L 27/10 325 R ,  G11C 11/34 352 Z