特許

J-GLOBAL ID：200903099109127045

半導体装置

発明者： 佐藤 修一 ,  江川 英和 ,  中井 潔 ,  鈴木 幸英 ,  藤井 勇 ,  園田 崇宏 ,  岩谷 昭彦
出願人/特許権者： 株式会社日立製作所 ,  株式会社日立超エル・エス・アイ・システムズ
代理人 (1件)： 筒井 大和
公報種別：公開公報
出願番号（国際出願番号）：特願平10-240420
公開番号（公開出願番号）：特開2000-068315
出願日： 1998年08月26日
公開日（公表日）： 2000年03月03日
要約：

【要約】【課題】 チップサイズが縮小化された半導体装置においてもパッド間のリーク電流を低減し、半導体装置の信頼性または歩留まりを向上する。【解決手段】 多数のボンディングパッド2のうち、たとえばVBB,VSSi,VPLT,VDDi,VPP,VDDの6つのボンディングパッド2で一群のボンディングパッドを構成し、この一群内では、隣接するボンディングパッド2間の電位差が最小となるようにボンディングパッド2を配置する。すなわち、VBB,VSSi間の電位差は1.0V、VSSi,VPLT間の電位差は0.9V等となるように配置する。

請求項（抜粋）：

半導体基板の主面上の何れかの配線層に複数のパッドを有する半導体装置であって、前記複数のパッドのうち、一群のパッドは、互いに隣接するパッドとの電位差が最小になるように配置されていることを特徴とする半導体装置。

IPC (3件)：

H01L 21/60 301 ,  H01L 27/108 ,  H01L 21/8242

FI (2件)：

H01L 21/60 301 B ,  H01L 27/10 681 E

Fターム (8件)：

5F044EE02 ,  5F044EE20 ,  5F083AD00 ,  5F083GA06 ,  5F083LA29 ,  5F083ZA23 ,  5F083ZA25 ,  5F083ZA29