特許
J-GLOBAL ID：200903099119729647

多連チップ抵抗器およびその製造方法

発明者：
橋本 正人

橋本 正人 について


出願人/特許権者：
松下電器産業株式会社

松下電器産業株式会社 について


代理人 (1件)： 岩橋 文雄 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-146090
公開番号（公開出願番号）：特開2000-340413
出願日： 1999年05月26日
公開日（公表日）： 2000年12月08日
要約：
【要約】【課題】 実装基板に実装した際、実装面積を低減できる多連チップ抵抗器およびその製造方法を提供することを目的とする。【解決手段】 基板21の上面の側部から側面の一部にかけて設けられた複数対の上面電極層22と、複数対の上面電極層22に電気的に接続するように設けられた複数の抵抗層23と、少なくとも複数の抵抗層23を覆うように設けられた保護層24とを有し、実装基板へはんだ付けする場合、はんだフィレットが小さくなるため、実装面積を低減することができる。
請求項（抜粋）：
基板と、前記基板の上面の側部から側面の一部にかけて設けられた複数対の上面電極層と、前記複数対の上面電極層に電気的に接続するように設けられた複数の抵抗層と、少なくとも前記複数の抵抗層を覆うように設けられた保護層とを備えた多連チップ抵抗器。
IPC (3件)：
H01C 13/02 ,  H01C 7/00 ,  H01C 17/06
FI (4件)：
H01C 13/02 B ,  H01C 7/00 B ,  H01C 17/06 P ,  H01C 17/06 V
Fターム (21件)：
5E032BA07 ,  5E032BB13 ,  5E032CA02 ,  5E032CC03 ,  5E032CC06 ,  5E032CC14 ,  5E032CC16 ,  5E032CC18 ,  5E032TA14 ,  5E032TB02 ,  5E033AA18 ,  5E033AA27 ,  5E033BB02 ,  5E033BC01 ,  5E033BC08 ,  5E033BD01 ,  5E033BE01 ,  5E033BF05 ,  5E033BG02 ,  5E033BG03 ,  5E033BH02
引用特許：
審査官引用 (3件)

前のページに戻る

TOP

BOTTOM