特許
J-GLOBAL ID：200903099129529484
負荷状態検出回路
発明者：
,
出願人/特許権者：
公報種別：公開公報
出願番号（国際出願番号）：特願平3-307400
公開番号（公開出願番号）：特開平5-146049
出願日： 1991年11月22日
公開日（公表日）： 1993年06月11日
要約：
【要約】【目的】 通常ターンオン時の過電流誤検出を無くす。【構成】 出力パワーMOSFET1と並列にあって、出力電圧をモニターし、かつ出力オフの時にはモニター出力をマスクする出力電圧モニター回路4と、出力状態で出力電圧モニター回路4をヒステリシスをもってオン・オフするドライブ回路5と、出力状態とゲートドライブ状態より負荷短絡を検出する負荷ショート検出回路6とで構成する。【効果】 通常ターンオン時に、出力電圧が、充分上昇した後に、初めて出力電圧モニター回路4がオンするので、過電流誤検出をなくせる。また、ターンオフ時には、出力電圧が、過電流検出レベルに達するまでに、ゲートドライブ状態より過電流検出を禁止することで、過電流誤検出をなくせる。
請求項（抜粋）：
負荷の電流を入力信号によって制御する出力パワーMOSFETを有する出力回路において、前記出力パワーMOSFETに並列に接続した出力電圧モニター回路と、電源とGND間に接続したドライブ回路と、前記入力信号を遅滞させた信号と前記ドライブ回路の出力信号とにもとづき負荷ショート信号を送出する負荷ショート検出回路とを有し、前記出力電圧モニター回路は前記ドライブ回路の出力信号によりドライブされて、出力端子電圧をモニターしてその電圧を基準電圧と比較して過電流信号を送出する比較器に出力するモニター電圧端子を有し、かつ前記入力信号がOFF信号時モニター電圧の送出を禁止する手段を有し、前記ドライブ回路は前記出力端子電圧を入力信号とするヒステレシスをもった反転回路であることを特徴とする負荷状態検出回路。
IPC (2件)：
引用特許：
前のページに戻る
