特許
J-GLOBAL ID：200903099134221250
縦型MOS半導体装置
発明者：
,
出願人/特許権者：
代理人 (1件)：
岡田 敬
公報種別：公開公報
出願番号（国際出願番号）：特願平6-310812
公開番号（公開出願番号）：特開平8-167714
出願日： 1994年12月14日
公開日（公表日）： 1996年06月25日
要約：
【要約】【目的】 パターンの微細化によるオン抵抗の低減を維持しつつ、且つ更に高耐圧化することのできる縦型MOS半導体装置を提供する。【構成】 一導電型のドレイン領域2に規則的に配列された反対導電型のボディ領域6と、ボディ領域6内に配置された一導電型のソース領域5と、ソース領域5とドレイン領域2間にチャネルを形成するゲート電極8とを備えた縦型MOS半導体装置において、チップの周辺部に規則的に配列されたボディ領域6を取り囲むガードリング拡散領域3A,3B,3C,3Dを3本以上備え、3本以上のガードリング拡散領域3A,3B,3C,3Dはセル側の1本目より2本目が深く拡散されて形成され、セル側の2本目より3本目以降が浅く拡散されて形成された。
請求項（抜粋）：
一導電型のドレイン領域に規則的に配列された反対導電型のボディ領域と、該ボディ領域内に配置された一導電型のソース領域と、該ソース領域と前記ドレイン領域間にチャネルを形成するゲート電極とを備えた縦型MOS半導体装置において、チップの周辺部に前記規則的に配列されたボディ領域を取り囲むガードリング拡散領域を3本以上備え、前記3本以上のガードリング拡散領域はセル側の1本目より2本目が深く拡散されて形成され、セル側の2本目より3本目以降が浅く拡散されて形成されたことを特徴とする縦型MOS半導体装置。
FI (2件)：
H01L 29/78 652 P
, H01L 29/78 652 S
