特許

J-GLOBAL ID：200903099151950797

半導体装置およびその製造方法

発明者： 葉 章二 ,  高瀬 俊二
出願人/特許権者： 沖電気工業株式会社
代理人 (1件)： 鈴木 敏明
公報種別：公開公報
出願番号（国際出願番号）：特願平5-052181
公開番号（公開出願番号）：特開平6-268171
出願日： 1993年03月12日
公開日（公表日）： 1994年09月22日
要約：

【要約】【目的】 本発明は、主にスタックトキャパシタを有する半導体装置、特にFin構造のキャパシタ部に関するもので、該Fin構造のひさし下の絶縁膜(シリコン窒化膜)の厚さが足らず、リーク電流の増大、信頼性低下を招く欠点を除去するために、その絶縁膜を従来より厚く形成することを目的とする。【構成】 本発明は、Fin構造のひさし102下の絶縁膜101とひさし102上の絶縁膜104とを2回に分けて形成するようにしたものである。つまり、最初にそのひさし下の絶縁膜となる膜101を犠牲絶縁膜100の上に形成し、その上にひさしの主要部となる導電膜102,103を形成した後、Fin構造となるようパターニングし、その後、前記犠牲絶縁膜100を除去して、Fin構造としてから前記ひさしの上の絶縁膜104を形成するようにしたものである。

請求項（抜粋）：

(a)半導体基板上に、後工程での犠牲絶縁膜形成のストッパーとなるストッパー膜を形成し、その上に犠牲絶縁膜、第1絶縁膜、第1導電膜を順次形成し、その積層膜の所定領域に開口部を形成する工程、(b)前記構造全面に第2導電膜を形成し、前記第1絶縁膜、犠牲絶縁膜、第1導電膜とともにFin構造とするためのパターニングを行なう工程、(c)前記犠牲絶縁膜を除去する工程、(d)前記構造の所定領域上に、第2絶縁膜を形成し、その上に第3導電膜を形成する工程、以上の工程を含むことを特徴とする半導体装置の製造方法。

IPC (4件)：

H01L 27/108 ,  H01L 21/205 ,  H01L 21/318 ,  H01L 27/04

FI (2件)：

H01L 27/10 325 C ,  H01L 27/10 325 M

引用特許：

出願人引用 (4件)

• 特開平4-340763
  
• 特開平4-093066
  
• 特開平4-085866
  
• 特開平2-257670
  

審査官引用 (4件)

• 特開平4-340763
  
• 特開昭63-141225
  
• 特開昭50-015076
  
• 特開平4-093066