特許

J-GLOBAL ID：200903099152248255

ハードウエアトレーサ回路

発明者： 小池 毅
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 山内 梅雄
公報種別：公開公報
出願番号（国際出願番号）：特願平3-209249
公開番号（公開出願番号）：特開平5-046440
出願日： 1991年08月21日
公開日（公表日）： 1993年02月26日
要約：

【要約】【目的】 必要なトレースデータのみをトレースメモリに書き込むようにして、トレースメモリのサイズの小型化を図るようにする。【構成】 マイクロ命令中に設けられたトレースデータ選択フィードのビットパターンを用いて、トレース対象としての装置各部の状態を表わしたトレースデータのうちの1組をマイクロ命令ごとにセレクタ11で選択し、これをトレースメモリ15のトレースデータ格納領域16に格納し、マイクロ命令の実行アドレスを示す値18をマイクロ命令アドレス格納領域19に格納するようにしたので、必要な対象データのみをトレースメモリに格納することができる。

請求項（抜粋）：

マイクロ命令中に設けられたトレースデータ選択フィードのビットパターンを用いて、トレース対象としての装置各部の状態を表わしたトレースデータのうちの1組をマイクロ命令ごとに選択するセレクタと、このセレクタによって選択されたトレースデータを格納するトレースデータ格納領域と、前記マイクロ命令ごとにその実行アドレスを格納するマイクロ命令アドレス格納領域とを具備することを特徴とするハードウェアトレーサ回路。