特許

J-GLOBAL ID：200903099163422451

半導体装置

発明者： 森 昌吾
出願人/特許権者： 株式会社豊田自動織機製作所
代理人 (1件)： 大菅 義之
公報種別：公開公報
出願番号（国際出願番号）：特願平4-096432
公開番号（公開出願番号）：特開平5-299667
出願日： 1992年04月16日
公開日（公表日）： 1993年11月12日
要約：

【要約】【目的】 耐圧測定時において、主電流路への不要な電流の流入を抑制して素子全体の耐圧特性の向上を図るとともに、逆接続時においても素子破壊が起こらないようにする。【構成】 本発明は、N+ 型の半導体チップ11(N- 型エピタキシャル層13)の上層外周部に、P+ 型ゲート領域16と絶縁した状態を連続的に保持するP+ 型アノード領域18をP+ 型ゲート領域16の深度よりも深い深度にまで半導体チップ11の周辺部に周回状に形成するとともに、P+ 型アノード領域18の表面にアノード電極24を周回状に設置し、さらに、N+ 型ソース領域16の表面に設置されているソース電極21(ソース・パッド23)とアノード電極24とを短絡して成ることを特徴とするものである。

請求項（抜粋）：

第1の導電型を成す半導体チップの上層要部に、それぞれ所定の導電型を成す複数の有効半導体領域を所定の深度にまで形成するとともに、該複数の有効半導体領域の表面にそれぞれ所定の電極を設置して成り、前記複数の有効半導体領域と前記半導体チップの下層部とを通る電流路が形成された半導体装置において、前記半導体チップの上層外周部に、前記複数の有効半導体領域の何れとも絶縁した状態を連続的に保持する第2の導電型を成すアノード領域を前記複数の有効半導体領域の何れの深度よりも深い深度にまで周回状に形成するとともに、前記アノード領域の表面にアノード電極を周回状に設置し、さらに、前記複数の有効半導体領域のうち第1の導電型を成す有効半導体領域の表面に設置されている電極と前記アノード電極とを短絡して成ることを特徴とする半導体装置。

IPC (4件)：

H01L 29/804 ,  H01L 21/331 ,  H01L 29/73 ,  H03K 17/08

FI (2件)：

H01L 29/80 V ,  H01L 29/72